

**บทที่ 7**  
**วงจรมัลติไวเบรเตอร์**  
**MULTIVIBRATOR CIRCUIT**


**วัตถุประสงค์**

เมื่อศึกษาจบบทนี้แล้ว นักศึกษาสามารถ

1. อธิบายความหมายของวงจรมัลติไวเบรเตอร์ได้
2. บอกได้ว่ามัลติไวเบรเตอร์มีกี่ชนิด อะไรบ้าง อธิบายแต่ละชนิดได้
3. อธิบายฟลิปฟลอปชนิดต่าง ๆ ได้
4. เขียนตารางความจริง และหาสมการสถานะอนาคตของฟลิปฟลอปต่าง ๆ ได้
5. วาดรูปคลื่นเอาต์พุทของวงจรมัลติไวเบรเตอร์ได้
6. คำนวณสัญญาณพัลส์ได้
7. อธิบายวงจรมิตต์ทริกเกอร์ได้

## 7.1 ความนำ

วงจรดิจิทัลที่กล่าวมาแล้วในบทก่อน ๆ เป็นแบบตรรกประสม (combinational circuit) ซึ่งเป็นวงจรที่มีเอาต์พุต ณ ขณะใด ๆ ขึ้นอยู่กับอินพุตซึ่งปรากฏ ณ ขณะเวลานั้น ๆ เท่านั้น กล่าวได้ว่าวงจรชนิดนี้ไม่มีความสามารถในการจดจำ (memoryless) ในระบบดิจิทัลนอกจากจะประกอบด้วยวงจรเช่นนี้แล้ว ยังต้องการวงจรที่รวมขึ้นส่วนความจำเข้าไว้ด้วย เรียกววงจรแบบนี้ว่าวงจรซีควนเชียล (sequential circuit) รูป 7.1 แสดงแผนภาพกล่อง (block diagram) ของวงจรซีควนเชียล



รูป 7.1 แผนภาพกล่องของวงจรซีควนเชียล

จะเห็นจากรูปว่าประกอบด้วยวงจรประสม และมีขึ้นส่วนความจำ (memory element) ซึ่งต่ออยู่ในลักษณะป้อนกลับ (feedback) ขึ้นส่วนความจำเป็นอุปกรณ์ซึ่งสามารถเก็บข้อมูลฐานสอง ข้อมูลฐานสองนี้เป็นตัวกำหนดสถานะ (state) ที่เวลาใด ๆ ของวงจรซีควนเชียล เมื่อวงจรซีควนเชียลรับข้อมูลฐานสองจากอินพุต อินพุตเหล่านี้ร่วมกับสถานะปัจจุบันของขึ้นส่วนความจำจึงเป็นตัวพิจารณาค่าฐานสองที่เอาต์พุต และเงื่อนไขสำหรับการเปลี่ยนสถานะในขึ้นส่วนความจำด้วย แผนภาพกล่องของวงจรซีควนเชียลแสดงให้เห็นว่าเอาต์พุตในวงจรซีควนเชียลเป็นฟังก์ชันของทั้งอินพุตและสถานะปัจจุบันของขึ้นส่วนความจำ สถานะอนาคต (next state) ของขึ้นส่วนความจำก็เป็นฟังก์ชันของทั้งอินพุตและสถานะปัจจุบันด้วย

ขึ้นส่วนความจำในวงจรซีควนเชียลเรียกว่าฟลิปฟลอป (flip-flop) วงจรฟลิปฟลอปเป็นเซลล์ฐานสอง (binary cell) ซึ่งสามารถใช้เก็บข้อมูลฐานสอง 1 บิต

ในบทนี้จะกล่าวถึงฟลิปฟลอปซึ่งเป็นวงจรมัลติไวเบรเตอร์ (multivibrator circuit) ชนิดหนึ่ง นอกจากนี้ยังจะกล่าวถึงวงจรมัลติไวเบรเตอร์อีก 2 ชนิด คือ โมโนสเตเบิล (monostable) และอะสเตเบิล (astable) มัลติไวเบรเตอร์ และการคำนวณสัญญาณพัลส์ (pulse) ในวงจรดิจิทัล วงจรเหล่านี้ปัจจุบันอยู่ในรูปของไอซี

วงจรมัลติไวเบรเตอร์แบ่งได้เป็น 3 ประเภท ตามจำนวนสถานะเสถียรของวงจร คือ

1. วงจรไบสเทเบิล มัลติไวเบรเตอร์ (bistable multivibrator circuit) หรือฟลิปฟลอป (flip-flop) ที่สถานะเสถียร 2 สถานะ
2. วงจรโมนอสเทเบิล มัลติไวเบรเตอร์ (monostable multivibrator circuit) หรือซิงเกิลช็อต (single-shot) มีสถานะเสถียร 1 สถานะ
3. วงจรออสเทเบิล มัลติไวเบรเตอร์ (astable multivibrator circuit) หรือ คล็อก (clock) ไม่มีสถานะเสถียร

## 7.2 ฟลิปฟลอป

### Flip-Flop

วงจรไบสเทเบิลมัลติไวเบรเตอร์หรือฟลิปฟลอปมีสถานะเสถียร 2 สถานะ นั่นคือมี 2 เอาต์พุตซึ่งตรงข้ามกัน หรือเรียกว่าเป็นคอมพลีเมนต์กัน คือ 1 กับ 0 หรือ  $\bar{0}$  กับ  $\bar{0}$  (หรือ  $0$ ) ฟลิปฟลอปมีความจำเนื่องจากมันจะรักษาเอาต์พุตอยู่ที่สถานะเช่นนั้นตราบเท่าที่ไม่มีการเปลี่ยนแปลงอินพุตใหม่

#### 7.2.1 RS ฟลิปฟลอป (RS Flip-Flop)

RS ฟลิปฟลอป คือ เซ็ต (set) รีเซ็ต (reset) ฟลิปฟลอปมีนิยามว่า


เซ็ต : เอาต์พุต  $Q$  เป็น 1

เอาต์พุต  $\bar{Q}$  เป็น 0

รีเซ็ต : เอาต์พุต  $Q$  เป็น 0

เอาต์พุต  $\bar{Q}$  เป็น 1

RS ฟลิปฟลอปที่สร้างโดยใช้ทรานซิสเตอร์มีวงจรดังรูป 7.2



รูป 7.2 RS ฟลิปฟลอปสร้างจากทรานซิสเตอร์

วงจรนี้มีการต่อทแยง (cross-coupling) จากคอลเล็กเตอร์ (collector) ของทรานซิสเตอร์หนึ่งไปยังเบสของทรานซิสเตอร์อีกตัวหนึ่ง ทำให้เกิดการป้อนกลับชนิดบวก (positive feedback) ดังนั้นถ้าทรานซิสเตอร์  $T_1$  อิ่มตัว (saturate) แรงดันคอลเล็กเตอร์ของ  $T_1$  จะมีค่าต่ำ มีผลไปทำให้  $T_2$  คัทออฟ (cut-off) เนื่องจากแรงดันคอลเล็กเตอร์-อิมิตเตอร์ (collector-emitter voltage :  $V_{CE}$ ) ต่ำ (น้อยกว่า 0.7 โวลต์) ไม่สามารถเปิด (turn on) เบสของ  $T_2$  ได้ นี่เป็นสถานะหนึ่งของฟลิปฟลอปคือ  $T_1$  อิ่มตัว  $T_2$  คัทออฟ อีกสถานะหนึ่งเกิดเมื่อ  $T_2$  อิ่มตัวก็จะทำให้  $T_1$  คัทออฟ


S และ R เป็นทริกเกอร์อินพุต (trigger input) แก่ฟลิปฟลอป เมื่อทริกเกอร์ที่อินพุต S (ป้อนตรรก 1 หรือแรงดันสูง) จะได้  $T_1$  อิ่มตัว,  $T_2$  คัทออฟ เมื่อทรานซิสเตอร์ทั้งสองเข้าที่แล้วเราอาจเอาอินพุตออกได้ โดยเอาที่พู่ยังคงรักษาสถานะเดิมอยู่ได้ ในทำนองเดียวกันเมื่อทริกเกอร์ที่อินพุต R จะได้  $T_2$  อิ่มตัว  $T_1$  คัทออฟ การทริกเกอร์อินพุตที่ S หรือ R เป็นการเซ็ท หรือรีเซ็ท ฟลิปฟลอปตามลำดับ ทำให้ฟลิปฟลอปอยู่ ณ สถานะเสถียรคือ

ทริกเกอร์ S :  $Q = 1, \bar{Q} = 0$

ทริกเกอร์ R :  $Q = 0, \bar{Q} = 1$

มีข้อสังเกตจากวงจรนี้คือ เราจะป้อนแรงดันสูง (ตรรก 1) แก่ S และ R พร้อมกันไม่ได้ เพราะถ้าทำเช่นนั้นก็เท่ากับไปบีบให้ทรานซิสเตอร์ทั้งสองตัวอิ่มตัว และคัทออฟพร้อมกัน หรือคือทำให้ Q เป็น 1 และ 0 พร้อมกัน ซึ่งเป็นไปไม่ได้ ถ้าหากเกิดเหตุการณ์เช่นนั้นเราไม่อาจบอกได้ว่าเอาที่พู่ที่ได้ออกมา นั้นถูกต้องหรือไม่ เพราะอินพุต S หรือ R อาจได้รับทริกเกอร์เร็ว หรือช้ากว่ากันเพียงเสี้ยววินาที นอกจากนี้ยังขึ้นอยู่กับความเร็วในการทำงานของทรานซิสเตอร์ด้วย สำหรับวงจรแบบนี้  $S = 1$  พร้อมๆ กับ  $R = 1$  จึงเป็นกรณีต้องห้าม

วงจร RS ฟลิปฟลอปอาจสร้างจากเกต เช่น นอเกต แนนเกต รูป 7.3 (a) เป็น RS ฟลิปฟลอปสร้างจากนอเกต ซึ่งอาจเขียนวงจรได้รูป 7.3 (b) อันเป็นรูปแบบที่นิยมกัน ตาราง 7.1 เป็นตารางความจริงของวงจรนี้



รูป 7.3 นอเกต RS ฟลิปฟลอป

ตาราง 7.1 ตารางความจริงของนอเกต RS ฟลิปฟลอป

R	S	Q	Action
0	0	Last value	No change
0	1	1	Set
1	0	0	Reset
1	1	?	Forbidden

เพื่อช่วยความเข้าใจในวงจร RS ฟลิปฟลอปที่สร้างจากนอเกตให้ระลึกไว้ว่าตรรก 1 ที่อินพุตใดก็ตามของนอเกตจะบีบให้อาท์พุทเป็นตรรก 0 และเมื่ออินพุททั้งสองของนอเกตเป็น 0 จึงจะทำให้เอาท์พุทของนอเกตเป็น 1


จากตารางความจริง (ตาราง 7.1) เมื่อ  $R = 0, S = 0$  0 ที่อินพุทของนอเกตไม่มีผลต่อเอาท์พุทของมัน ฟลิปฟลอปจะคงสถานะเดิมของมัน Q ไม่เปลี่ยนแปลง

เมื่อ  $R = 0, S = 1$  เอาท์พุทของนอเกต B ถูกบีบให้มีแรงดันต่ำ (ตรรก 0) อินพุททั้งสองของนอเกต A ขณะนี้จึงต่ำ จึงให้อาท์พุทเป็นแรงดันสูง (ตรรก 1) ดังนั้น 1 ที่อินพุท S จึงไปเซ็ทฟลิปฟลอป ได้สถานะเสถียร  $Q = 1 (\bar{Q} = 0)$


เมื่อ  $R = 1, S = 0$  เงื่อนไขนี้จะไปบีบให้อาท์พุทของนอเกต A ต่ำ (ตรรก 0) อินพุททั้งสองของนอเกต B ขณะนี้จึงต่ำ ทำให้อาท์พุทของมันสูง (ตรรก 1) ดังนั้น 1 ที่อินพุท R เรียกได้ว่าไปรีเซ็ทฟลิปฟลอป ให้สวิตช์ไปที่สถานะเสถียร  $Q = 0$  (หรือ  $\bar{Q} = 1$ )

เมื่อ  $R = 1, S = 1$  เป็นกรณีต้องห้าม เพราะมันไปบีบให้อาท์พุทของนอเกตทั้งสองเป็นสถานะต่ำ คือ  $Q = 0$  และ  $\bar{Q} = 0$  ในเวลาเดียวกัน ซึ่งขัดต่อนิยามพื้นฐานของฟลิปฟลอปว่า Q เป็นคอมพลิเมนต์ของ  $\bar{Q}$  เงื่อนไขเช่นนี้จึงไม่กระทำ ถ้าเกิดเงื่อนไขเช่นนี้ขึ้นก็ไม่อาจทำนายสถานะของ Q ได้ ด้วยเหตุผลนี้จึงใส่เครื่องหมายคำถาม (?) ไว้ในตารางความจริง

รูป 7.4 แสดงฟลิปฟลอปสร้างจากนอเกต ซึ่งมีตารางความจริงแตกต่างจากนอเกตฟลิปฟลอปในรูป 7.3 เราจะเรียกฟลิปฟลอปรูป 7.4 ว่า  $\bar{R}\bar{S}$  ฟลิปฟลอป



(a) NAND gate latch



(b) Logic symbol


$\bar{R}$	$\bar{S}$	Q
1	1	Last state
1	0	1
0	1	0
0	0	?(Forbidden)

(c) Truth table

รูป 7.4  $\bar{R}\bar{S}$  ฟลิปฟลอป

เพื่อให้เข้าใจการทำงานของวงจรนี้ จงระลึกว่า แรงแดันต่ำที่อินพุตใด อินพุตหนึ่งของ แนนเกทจะบีบให้อาท์พุทของมันเป็นแรงแดันสูง และเมื่ออินพุตทั้งสองของแนนเกทเป็น แรงแดันสูง เอาท์พุทจะต่ำ เมื่อ  $\bar{S}$  เป็นแรงแดันต่ำ ทำให้ไปเซ็ทฟลิปฟลอป ( $Q = 1, \bar{Q} = 0$ ) เมื่อ  $\bar{R}$  เป็นแรงแดันต่ำจะเป็นการรีเซ็ทฟลิปฟลอป ( $Q = 0, \bar{Q} = 1$ ) เมื่อทั้ง  $\bar{R}$  และ  $\bar{S}$  สูง ฟลิปฟลอปจะคงอยู่ที่สถานะเดิมก่อนหน้านั้น กรณี  $\bar{R}$  และ  $\bar{S}$  เป็นแรงแดันต่ำทั้งคู่เป็นกรณี ต้องห้าม เนื่องจากเป็นการบีบให้ทั้ง  $Q$  และ  $\bar{Q}$  เป็นแรงแดันสูงทั้งคู่

โดยใส่อินเวิตเตอร์เข้าที่อินพุตของฟลิปฟลอปรูป 7.4 จะสามารถแปลง  $\bar{R}\bar{S}$  ฟลิปฟลอป ให้เป็น RS ฟลิปฟลอปได้ดังรูป 7.5






รูป 7.5 แนนเกท RS ฟลิปฟลอป

RS ฟลิปฟลอปในรูป 7.3 (นอเกท) และ 7.5 (แนนเกท) ให้ผลเหมือนกันมีตาราง ความจริงเช่นเดียวกัน และใช้สัญลักษณ์ตรรกเหมือนกัน

### 7.2.2 ก्ल็อก RS ฟลิปฟลอป (Clocked RS Flip-Flop or Synchronous or Strobe or Gated RS Flip-Flop)

เพื่อป้องกันการส่งข้อมูลสู่อินพุทของ RS ฟลิปฟลอปผิดจังหวะ โดยการเติมเกท เข้าที่อินพุทของฟลิปฟลอป ทำให้มันตอบสนองต่อระดับอินพุทในช่วงเวลาของคล็อกพัลส์ (clock pulse : CP) เท่านั้น รูป 7.6 แสดงคล็อก RS ฟลิปฟลอป ซึ่งประกอบด้วยนอฟลิป-ฟลอปและแอนเกท 2 ตัว เอาท์พุทของแอนเกททั้งสองอยู่ที่ 0 ตราบเท่าที่คล็อกพัลส์เป็น 0 โดยไม่คำนึงถึงค่าฐานสองที่อินพุท S และ R เมื่อคล็อกพัลส์เป็น 1 ข้อมูลจากอินพุท S และ R จึงจะได้รับอนุญาตให้ผ่านไปสู่ฟลิปฟลอปได้ สถานะเซ็ทเกิดเมื่อ  $S = 1, R = 1$  และ  $CP = 1$  เพื่อเปลี่ยนสถานะไปเป็นรีเซ็ท (หรือเรียกว่าเคลียร์ (clear)) อินพุทต้องเป็น  $S = 0, R = 1$  และ  $CP = 1$  เมื่อทั้ง  $S = 1$  และ  $R = 1$  การปรากฏของคล็อกพัลส์จะทำให้

เอาที่พหุทั้งสองไปสู่อินพุต 0 ชั่วขณะ พอเอาคัลลอคพัลส์ออกไปไม่อาจจะคาดหมาย (indeterminate) สถานะของฟลิปฟลอปได้ กล่าวคือ สถานะใดสถานะหนึ่งอาจเกิดขึ้นอยู่กับเซ็ท หรือ รีเซ็ตอินพุท ว่าอินพุทใดจะยังมีค่า 1 อยู่ยาวนานกว่ากัน ก่อนที่คัลลอคพัลส์จะถูกเอาออกไป



รูป 7.6 คล็อก RS ฟลิปฟลอป


สัญลักษณ์ของคล็อก RS ฟลิปฟลอปแสดงดังรูป 7.6 (b) จะเห็นว่ามี 3 อินพุทคือ S, R และ CP อินพุท CP นั้น มีเครื่องหมายเป็นสามเหลี่ยมเล็กๆ แสดงอยู่ในฟลิปฟลอป สามเหลี่ยมเป็นสัญลักษณ์สำหรับเครื่องชี้บอกพลวัต (dynamic indicator) และแสดงความจริงว่าฟลิปฟลอปตอบสนองต่อทรานซิชัน (transition) ของอินพุทคล็อกจากระดับต่ำ (ตรรก 0) สู่อะดับสูง (ตรรก 1)

รูป 7.6 (c) เป็นตารางแสดงลักษณะเฉพาะหรือตารางความจริงของฟลิปฟลอป โดย Q หมายถึงสถานะปัจจุบัน Q (t+1) เป็นสถานะอนาคตหลังจากที่มีคัลลอคพัลส์แล้ว


จากตารางความจริงของฟลิปฟลอปสามารถพล็อตเป็นคาร์นอร์แม็พรูป 7.6 (d) เพื่อหาสมการสถานะอนาคต ซึ่งเป็นฟังก์ชันของสถานะปัจจุบันและอินพุท อาจเรียกสมการนี้ว่าสมการแสดงลักษณะเฉพาะของฟลิปฟลอป สถานะที่ไม่อาจคาดหมายได้ทั้งสองแทนด้วย เครื่องหมาย x ในแม็พ เนื่องจากมันอาจเป็น 1 หรือ 0 ก็ได้ สมการ  $SR = 0$  ต้องรวมอยู่เป็นส่วนหนึ่งของสมการสถานะอนาคตด้วย เพื่อบ่งชี้ว่า S และ R เป็น 1 พร้อมกันไม่ได้

### 7.2.3 D ฟลิปฟลอป (D Flip-Flop)

D ฟลิปฟลอปในรูป 7.7 เป็นการดัดแปลงมาจากคล็อก RS ฟลิปฟลอป แทนเกท 1 และ 2 เป็น RS ฟลิปฟลอปพื้นฐาน เกท 3 และ 4 ดัดแปลงให้เป็นคล็อก RS ฟลิปฟลอป อินพุต D ตรงสู่อินพุต S และคอมพลิเมนต์ของมันป้อนสู่อินพุต R ผ่านเกท 5 ตราบเท่าที่คล็อกพัลส์อินพุตเป็น 0 เกท 3 และ 4 จะมีเอาต์พุตเป็น 1 โดยไม่ต้องคำนึงถึงค่าที่อินพุตอื่น ป้อนอินพุต D เมื่อมีคล็อกพัลส์ เช่นถ้า  $D = 1$  เอาต์พุตของเกท 3 จะเป็น 0 ฟลิปฟลอปจะอยู่ที่สถานะเซ็ท ถ้า  $D = 0$  เอาต์พุตของเกท 4 จะเป็น 0 ฟลิปฟลอปจะอยู่ที่สถานะรีเซ็ท




(a) Logic diagram with NAND gates



(b) Graphic symbol

Q	D	Q(t+1)
0	0	0
0	1	1
1	0	0
1	1	1

(c) Characteristic table



(d) Characteristic equation

รูป 7.7 คล็อก D ฟลิปฟลอป


D ฟลิปฟลอปนั้น D มาจาก Data มีสมบัติในการส่งผ่านข้อมูลสู่ฟลิปฟลอป D ฟลิปฟลอปมีพื้นฐานจาก RS ฟลิปฟลอปแล้วเติมอินเวตเตอร์เข้าที่อินพุต R ซึ่งทำให้ลดจำนวนอินพุตลงให้เหลือเพียงหนึ่ง ฟลิปฟลอปชนิดนี้บางครั้งเรียกว่า เกทเซ็ท D แลทช์ (gated D-latch ; latch คือ อีกชื่อหนึ่งของฟลิปฟลอป)

สัญลักษณ์ ตารางความจริง และสมการสถานะอนาคตของ D ฟลิปฟลอปแสดงอยู่ในรูป 7.7 (b), (c) (d) ตามลำดับ จากสมการสถานะอนาคตจะเห็นว่าสถานะอนาคตของฟลิปฟลอปชนิดนี้คือค่าที่อินพุต D นั่นเอง ดังนั้นฟลิปฟลอปชนิดนี้จึงหน่วงเวลา (Delay) ของข้อมูลไป การหน่วงเวลานี้เป็นที่มาของชื่อ D ฟลิปฟลอปด้วย

### 7.2.4 JK ฟลิปฟลอป (JK Flip-Flop)

JK ฟลิปฟลอปเป็นการปรับปรุง RS ฟลิปฟลอปให้กรณีต้องห้ามเมื่อ  $R = 1, S = 1$  พร้อมกัน สามารถนิยามได้ใน JK ฟลิปฟลอป อินพุท J และ K ประพฤติคล้ายอินพุท S และ R คือ เซ็ท และเคลียร์ (รีเซ็ท) ฟลิปฟลอป (ใน JK ฟลิปฟลอป J หมายถึง เซ็ท และ K หมายถึงเคลียร์) เมื่อ  $J = 1, K = 1$  พร้อมกัน ฟลิปฟลอปจะสวิตช์ไปสู่สถานะคอมพลิเมนต์ของสถานะเดิมก่อนใส่อินพุท นั่นคือ ถ้าเดิม  $Q = 1$  ฟลิปฟลอปจะสวิตช์ไปสู่  $Q = 0$  และในทางกลับกัน

คล็อก JK ฟลิปฟลอปแสดงอยู่ในรูป 7.8 (a) เอาท์พุท  $Q$  แอนอยู่กัอินพุท  $K$  และ  $CP$  เพื่อว่าฟลิปฟลอปถูกเคลียร์ในช่วงคล็อกพัลส์ ถ้า  $Q$  ก่อนหน้านั้นเป็น 1 ในทำนองเดียวกันเอาท์พุท  $Q'$  แอนอยู่กั  $J$  และ  $CP$  เพื่อให้ฟลิปฟลอปถูกเซ็ทด้วยคล็อกพัลส์ ถ้า  $Q'$  ก่อนหน้านั้นเป็น 1




รูป 7.8 คล็อก JK ฟลิปฟลอป

จากตารางความจริงของ JK ฟลิปฟลอปจะเห็นว่า เป็นฟลิปฟลอปที่มีพฤติกรรมคล้าย RS ฟลิปฟลอป ยกเว้นกรณีที่อินพุททั้งสองเป็น 1 พร้อมกัน เมื่อทั้ง J และ K เป็น 1 คล็อกพัลส์ถูกส่งไปผ่านแอนเกทหนึ่งตัวเท่านั้น คือตัวที่อินพุทของมันต่ออยู่กั


เอาต์พุทของฟลิปฟลอปซึ่งมีค่าปัจจุบันเป็น 1 เช่นถ้า  $Q = 1$ , เอาต์พุทของแอนเกทตัวบน กลายเป็น 1 ดังนั้นฟลิปฟลอปอยู่ในสถานะเคลียร์ ( $Q = 0$ ) ถ้า  $Q' = 1$ , เอาต์พุทของ แอนเกทตัวล่างกลายเป็น 1 และฟลิปฟลอปอยู่ในสถานะเซ็ท ( $Q = 1$ ) กล่าวได้ว่าสถานะ เอาต์พุทของฟลิปฟลอปถูกคอมพลิเมนต์

### 7.2.5 T ฟลิปฟลอป (T Flip-Flop)

T ฟลิปฟลอปเป็นรูปแบบหนึ่งของ JK ฟลิปฟลอปที่มีอินพุทเพียงอันเดียว ดังรูป 7.9 (a) ซึ่งจะเห็นว่าโดยการเอาอินพุททั้งสองของ JK ฟลิปฟลอปมาเชื่อมต่อไว้ด้วยกันจะ กลายเป็น T ฟลิปฟลอปไป ชื่อ T สืบเนื่องมาจากความสามารถของฟลิปฟลอปชนิดนี้ ในการ ท็อกเกิล (toggle) หรือเปลี่ยนสถานะ เมื่อมีคัล็อกพัลส์เข้ามาและอินพุท T เป็น ตรรกะ 1 ฟลิปฟลอปจะมีเอาต์พุทเปลี่ยนไปเป็นคอมพลิเมนต์ของมันแต่เดิม โดยไม่คำนึงถึง สถานะปัจจุบันของฟลิปฟลอป



(a) Logic diagram



(b) Graphic symbol

$Q$	$T$	$Q(t+1)$
0	0	0
0	1	1
1	0	1
1	1	0

(c) Characteristic table


		$T$	
		0	1
$Q$	0	0	1
	1	1	0

$$Q(t+1) = TQ' + T'Q$$

(d) Characteristic equation

รูป 7.9 คล็อก T ฟลิปฟลอป

เอาต์พุทของ T ฟลิปฟลอปจะเปลี่ยนสถานะเป็นตรงข้าม ทุกครั้งที่มีการทริกเกอร์ ที่อินพุท ดังเห็นได้จากรูป 7.10 ดังนั้นฟลิปฟลอปชนิดนี้จึงเท่ากับแบ่งครึ่งความถี่ของอินพุท



รูป 7.10 เปรียบเทียบสัญญาณอินพุตและเอาต์พุตของ T ฟลิปฟลอป

**ตัวอย่าง 7.1** จงหาความถี่ของสัญญาณเอาต์พุตจาก T ฟลิปฟลอปที่ต่อเรียงกัน 4 ตัว เมื่ออินพุตเข้า T ฟลิปฟลอปตัวแรกมีความถี่ 2000 Hertz

**วิธีทำ** เนื่องจาก T ฟลิปฟลอป 1 ตัว แบ่งครึ่งความถี่อินพุต

ดังนั้น T ฟลิปฟลอป 4 ตัว จะได้เอาต์พุตมีความถี่  $\frac{1}{2^4}$  ของความถี่อินพุต

$$\therefore \text{เอาต์พุตที่ได้ในข้อนี้คือ } \frac{2000}{2^4} = 125 \text{ Hz}$$

**ตอบ**


### 7.3 การทริกเกอร์ฟลิปฟลอป Triggering of Flip-Flops

สถานะของฟลิปฟลอปสวิตช์โดยการเปลี่ยนแปลงชั่วคราวของสัญญาณอินพุต การเปลี่ยนแปลงชั่วคราวนี้เรียกว่าทริกเกอร์ (trigger) และทรานซิชันที่เกิดขึ้นกล่าวได้ว่าเป็นการทริกเกอร์ฟลิปฟลอป ฟลิปฟลอปอย่างในรูป 7.3 และ 7.5 ซึ่งเรียกว่าอะซิงโครนัส ฟลิปฟลอป (asynchronous flip-flop) นั้นต้องการทริกเกอร์ชนิดที่เป็นการเปลี่ยนแปลงระดับของสัญญาณ (signal level) ระดับดังกล่าวนี้ต้องกลับสู่ค่าเริ่มต้นของมัน (ซึ่งคือ 0 สำหรับวงจรที่ใช้ 0 และ 1 สำหรับแนนฟลิปฟลอป) ก่อนที่ทริกเกอร์ตัวถัดไปจะถูกป้อนสู่อินพุตของฟลิปฟลอป สำหรับคล็อกฟลิปฟลอปนั้นจะถูกทริกเกอร์ด้วยพัลส์ (pulse) พัลส์เริ่มจากค่าเริ่มต้นคือ 0 แล้วขึ้นไปยังค่า 1 ชั่วครู่ หลังจากเวลาสั้นๆ ก็จะกลับมาสู่ค่าเริ่มต้นคือ 0 ช่วงเวลาตั้งแต่การป้อนพัลส์จนกระทั่งเกิดทรานซิชันของเอาต์พุตเป็นตัวประกอบวิกฤต ซึ่งต้องอาศัยการศึกษาต่อไป

จากแผนภาพกล่องรูป 7.1 จะเห็นว่าวงจรซีแควนเชียลมีเส้นทางป้อนกลับระหว่าง

วงจรตรรกประสมและชิ้นส่วนความจำคือฟลิปฟลอป เส้นทางการกล่าวนี้อาจก่อให้เกิดความไม่เสถียรขึ้น ถ้าเอาท์พุทของฟลิปฟลอปกำลังเปลี่ยนแปลงในขณะที่เอาท์พุทของวงจรตรรกประสมซึ่งป้อนสู่อินพุทของฟลิปฟลอปถูกส่งเข้าไปอีกเพราะคัลอคพัลส์ ปัญหาของจังหวะเวลาผิดพลาดนี้ป้องกันได้ถ้าเอาท์พุทของฟลิปฟลอปยังไม่เริ่มต้นเปลี่ยนแปลงจนกว่าพัลส์อินพุทจะกลับสู่ 0 เพื่อให้แน่ใจฟลิปฟลอปต้องมีเวลาหน่วงของการแผ่สัญญาณ (signal propagation delay) จากอินพุทสู่อเอาท์พุทมากกว่าช่วงเวลาของพัลส์ (pulse duration) วิธีหนึ่งเพื่อให้แน่ใจว่าได้ช่วงเวลาหน่วงที่เหมาะสม คือใส่ตัวหน่วงเวลาเชิงฟิสิกส์เข้าไปภายในวงจรฟลิปฟลอป โดยให้มีเวลาหน่วงเท่ากับหรือมากกว่าช่วงเวลาของพัลส์ วิธีที่ดีกว่านี้ในการแก้ปัญหาจังหวะเวลาการป้อนกลับก็คือทำให้ฟลิปฟลอปไวต่อพัลส์ทรานซิชัน แทนที่จะเป็นช่วงเวลาของพัลส์

คัลอคพัลส์อาจเป็นชนิดบวก หรือลบ ดังรูป 7.11 ทรานซิชันชนิดบวกนิยามว่าเป็นขอบบวก (positive edge) และทรานซิชันชนิดลบคือ ขอบลบ (negative edge)




รูป 7.11 นิยามของคัลอคพัลส์ ทรานซิชัน

คัลอคฟลิปฟลอปที่กล่าวมาแล้วถูกทริกเกอร์ระหว่างขอบบวกของพัลส์ ทรานซิชันของสถานะเริ่มต้นที่พัลส์ไปถึงระดับตรรก 1 สถานะใหม่ของฟลิปฟลอปอาจปรากฏที่เอาท์พุทขณะที่อินพุทพัลส์ยังคงอยู่ที่ 1 ถ้าอินพุทอื่น ๆ ของฟลิปฟลอปเปลี่ยนแปลงในขณะที่คัลอคยังอยู่ที่ 1, ฟลิปฟลอปก็จะเริ่มตอบสนองต่ออินพุทค่าใหม่นี้ และสถานะใหม่ของเอาท์พุทอาจเกิดขึ้น เมื่อเป็นเช่นนั้นเอาท์พุทของฟลิปฟลอปหนึ่งไม่สามารถป้อนสู่อินพุทของอีกฟลิปฟลอปหนึ่ง เมื่อฟลิปฟลอปทั้งสองถูกทริกเกอร์ด้วยคัลอคพัลส์เดียวกัน อย่างไรก็ตามถ้าเราสามารถทำให้ฟลิปฟลอปตอบสนองต่อขอบบวก (หรือขอบลบ) เท่านั้น แทนที่จะเป็นช่วงเวลาของพัลส์ แล้วปัญหาของการทรานซิชันหลายๆ นี้ (multiple-transition) ก็จะถูกกำจัดไป

วิธีหนึ่งที่จะทำให้ฟลิปฟลอปตอบสนองต่อทรานซิชันของพัลส์ (ขอบของพัลส์) เท่านั้น คือการเชื่อมต่อโดยตัวจุ (capacitive coupling) โดยใช้วงจร RC (resistor-capacitor) ใส่เข้าไปในคล็อกอินพุทของฟลิปฟลอป วงจรนี้จะผลิตพัลส์แหลมๆ (spike) เพื่อให้ฟลิปฟลอปตอบสนองต่อการเปลี่ยนแปลงชั่วคราวของสัญญาณอินพุท ขอบบวกของพัลส์มีผลต่อวงจร RC ให้พัลส์แหลมชนิดบวก (positive spike) และขอบลบให้พัลส์แหลมชนิดลบ (negative spike) ฟลิปฟลอปจะถูกออกแบบให้ทั้งพัลส์แหลมไปอันหนึ่ง และถูกทริกเกอร์โดยพัลส์แหลมอีกอันที่เหลือเท่านั้น อีกวิธีหนึ่งของการทริกเกอร์โดยขอบของพัลส์ก็คือ การใช้มาสเตอร์-สเลฟ ฟลิปฟลอป (master-slave flip-flop)


### 7.3.1 มาสเตอร์-สเลฟ ฟลิปฟลอป (Master-Slave Flip-Flop)

มาสเตอร์-สเลฟฟลิปฟลอปสร้างจากฟลิปฟลอป 2 ตัว ตัวหนึ่งเป็นมาสเตอร์ อีกตัวเป็นสเลฟ ตัวอย่างเช่น RS มาสเตอร์-สเลฟ ฟลิปฟลอป ในรูป 7.12 เมื่อคล็อกพัลส์ CP เป็น 0, เอาท์พุทของอินเวิตเตอร์เป็น 1 เนื่องจากคล็อกอินพุทของสเลฟฟลิปฟลอปเป็น 1 ฟลิปฟลอปสามารถทำงาน (enabled) ได้เอาท์พุท  $Q = Y$ ,  $Q' = Y'$  ส่วนมาสเตอร์ฟลิปฟลอปไม่สามารถทำงาน (disabled) เพราะ  $CP = 0$  เมื่อ  $CP = 1$ , ข้อมูลจากภายนอกที่ส่งไปยัง R และ S จะถูกส่งสู่มาสเตอร์ฟลิปฟลอป สเลฟฟลิปฟลอปจะไม่ทำงานตรงเวลาที่  $CP = 1$  เพราะเอาท์พุทของอินเวิตเตอร์ = 0 เมื่อ CP กลับไปมีค่า 0 ใหม่อีก, มาสเตอร์ฟลิปฟลอปจะไม่ทำงาน ซึ่งเป็นการป้องกันอินพุทจากภายนอกไม่ให้เข้ามา สเลฟฟลิปฟลอปจะรับข้อมูลจากมาสเตอร์ฟลิปฟลอป (ฟลิปฟลอปทั้งสองอยู่ที่สถานะเดียวกัน)



รูป 7.12 แผนภาพตรรกะของมาสเตอร์-สเลฟฟลิปฟลอป

แผนภาพจังหวะเวลาแสดงดังรูป 7.13 สมมุติว่าก่อนที่จะมีพัลส์เข้ามา ฟลิปฟลอปอยู่ที่สถานะเคลียร์ คือ  $Y = 0, Q = 0$  เมื่ออินพุต  $S = 1, R = 0$  เข้ามาและคล็อกพัลส์ต่อไปจะเปลี่ยนฟลิปฟลอปไปอยู่ที่สถานะเซ็ท คือ  $Q = 1$  ระหว่างทรานซิชันของพัลส์จาก 0 ถึง 1 มาตรฐานฟลิปฟลอปจะเซ็ทและเปลี่ยน  $Y$  เป็น 1 สเตลฟลิปฟลอปไม่มีการตอบสนองเพราะ  $CP$  ของมันเป็น 0 เมื่อ  $CP$  กลับไปสู่ 0, ข้อมูลจากมาตรฐานจะถูกส่งผ่านไปยังสเตลทำให้เอาท์พุท  $Q = 1$  สังเกตว่าอินพุทภายนอกคือ  $S$  ของมาตรฐานนั้นอาจเปลี่ยนที่เวลาเดียวกับที่พัลส์ไปสู่ขอบลบ ทั้งนี้เพราะเมื่อ  $CP$  ไปสู่ 0 นั้น ตัวมาตรฐานไม่ทำงานและอินพุต  $S$  และ  $R$  ไม่มีผลต่อมัน จนกระทั่งคล็อกอันใหม่เข้ามา ดังนั้นมาตรฐาน-สเตลฟลิปฟลอปจึงเป็นไปได้ที่จากสวิตช์เอาท์พุทของฟลิปฟลอปและข้อมูลอินพุทด้วยคล็อกพัลส์ตัวเดียวกัน นอกจากนี้ อินพุต  $S$  ยังอาจมาจากเอาท์พุทของมาตรฐาน-สเตลอีกตัวหนึ่ง ซึ่งสวิตช์ด้วยคล็อกพัลส์ตัวเดียวกัน




รูป 7.13 แผนภาพจังหวะเวลาของมาตรฐาน-สเตลฟลิปฟลอป

จากที่กล่าวข้างบนนี้ย่อมแสดงว่าการเปลี่ยนแปลงสถานะในฟลิปฟลอปทุกตัวเกิดขึ้นตรงกับขอบลบของพัลส์ อย่างไรก็ตาม มีไอซี มาตรฐาน-สเตลฟลิปฟลอปบางตัวที่เปลี่ยนสถานะเอาท์พุทที่ขอบบวกของคล็อกพัลส์

### 7.3.2 ไดรเร็ก อินพุท (Direct Input)

ฟลิปฟลอปซึ่งอยู่ในรูปของไอซี บางครั้งมีอินพุทพิเศษเพิ่มเข้าไปเพื่อเซ็ท หรือเคลียร์ฟลิปฟลอป อินพุทนี้เรียกว่า ไดรเร็กพรีเซ็ท (direct preset) และไดรเร็กเคลียร์ (direct clear) อินพุทเหล่านี้ทำให้ฟลิปฟลอปอยู่ที่สถานะเริ่มต้นที่เราารู้ก่อนที่จะดำเนินการให้ฟลิปฟลอปทำงาน เช่น เมื่อเราป้อนแรงดันแก่ระบบดิจิทัลของเรา สถานะของฟลิปฟลอปขณะนั้นเราไม่อาจบอกได้ เคลียร์สวิตช์จะทำการเคลียร์ทุก ๆ ฟลิปฟลอปให้อยู่ที่สถานะเริ่มต้นเป็นเคลียร์ จากนั้นจึงให้ฟลิปฟลอปทำงานตามการป้อนอินพุทของเรา



รูป 7.14 ไอซีฟลิปฟลอปพร้อมเคลียร์อินพุท

จากรูปสัญลักษณ์ของฟลิปฟลอปในรูป 7.14 จะเห็นว่ามียังวงกลมเล็กๆ อยู่ที่อินพุท CP เพื่อแสดงว่าเอาท์พุทของฟลิปฟลอปเปลี่ยนแปลงเมื่อพัลส์มีทรานซิชันแบบลบ (ที่ขอบลบของพัลส์) และที่ไดเรกต์เคลียร์ก็มีวงกลมเล็กๆ เพื่อแสดงว่าอินพุทนี้ปกติรักษาอยู่ที่ตรรก 1 ถ้าเคลียร์อินพุทอยู่ที่ตรรก 0 ฟลิปฟลอปจะอยู่ที่สถานะเคลียร์ ทั้งนี้โดยไม่คำนึงถึงอินพุทอื่นๆ หรือคล็อกพัลส์

## 7.4 ตารางเอ็กซ์ไซเตชันของฟลิปฟลอป Flip-Flop Excitation Table

ตารางแสดงลักษณะเฉพาะของฟลิปฟลอปดังได้กล่าวมาแล้วในเรื่องของฟลิปฟลอปแต่ละชนิดนั้นบอกถึงสมบัติทางตรรกของฟลิปฟลอปและการทำงานของมัน อย่างไรก็ตามฟลิปฟลอปที่อยู่ในรูปไอซีนั้น บางครั้งแสดงตารางลักษณะเฉพาะของฟลิปฟลอปต่างออกไปจากนี้ ดังตาราง 7.2 อินพุทในรูปหมายถึงอินพุทที่เวลา  $t$   $Q(t)$  หมายถึงสถานะปัจจุบัน  $Q(t+1)$  คือสถานะอนาคตหลังจากมีคล็อกพัลส์แล้ว

ตารางแสดงลักษณะของฟลิปฟลอป หรือตารางความจริงนี้มีประโยชน์ในการวิเคราะห์และอธิบายการทำงานของฟลิปฟลอป บ่งชี้ถึงสถานะอนาคตเมื่อมีอินพุทและรู้สถานะปัจจุบัน สำหรับการออกแบบวงจรเราต้องรู้ทรานซิชันจากสถานะปัจจุบันไปยังสถานะอนาคตและต้องรู้เงื่อนไขของอินพุทที่ทำให้เกิดทรานซิชันเช่นนั้น ด้วยเหตุผลนี้เราจึงต้องการตารางที่แสดงอินพุทสำหรับการเปลี่ยนแปลงของสถานะของฟลิปฟลอป เรียกว่า ตารางเอ็กซ์ไซเตชัน

ตาราง 7.2 ตารางลักษณะเฉพาะของฟลิปฟลอป

S	R	Q (t+1)	J	K	Q (t+1)
0	0	Q (t)	0	0	Q (t)
0	1	0	0	1	0
1	0	1	1	0	1
1	1	?	1	1	Q'(t)

(a) RS

(b) JK

D	Q (t+1)	T	Q (t+1)
0	0	0	Q(t)
1	1	1	Q'(t)

(c) D

(d) T

ตาราง 7.3 ตารางเอ็กซ์ไซเตชันของฟลิปฟลอป

Flip-flop excitation tables

Q(t)	Q(t+1)	S	R	Q(t)	Q(t+1)	J	K
0	0	0	X	0	0	0	X
0	1	1	0	0	1	1	X
1	0	0	1	1	0	X	1
1	1	X	0	1	1	X	0

(a) RS

(b) JK

Q(t)	Q(t+1)	D	Q(t)	Q(t+1)	T
0	0	0	0	0	0
0	1	1	0	1	1
1	0	0	1	0	1
1	1	1	1	1	0

(c) D

(d) T


ตาราง 7.3 เป็นตารางเอ็กซ์ไซเตชันสำหรับ RS, JK, D และ T ฟลิปฟลอป ตารางเช่นนี้ได้มาจากตารางลักษณะเฉพาะของฟลิปฟลอป ความหมายที่ตารางเอ็กซ์ไซเตชันบอกให้เรา รู้ก็คือ ถ้าต้องการให้ฟลิปฟลอปเปลี่ยนสถานะปัจจุบัน Q(t) ไปเป็นสถานะอนาคต Q(t+1) นั้นต้องทริกเกอร์อินพุทของฟลิปฟลอปอย่างไร สำหรับ X ในตารางนั้นหมายถึงเงื่อนไขไม่สนใจ

## 7.5 ไมโนสเตเบิลมัลติไวเบรเตอร์

### Monostable Multivibrator or Single-Shot

ไมโนสเตเบิลมัลติไวเบรเตอร์ก็เช่นเดียวกับวงจรมัลติไวเบรเตอร์อื่น คือให้สัญญาณเอาต์พุตซึ่งมีสถานะตรงข้ามกัน ชื่อไมโนสเตเบิลบอกให้รู้เป็นนัยว่า เอาต์พุตจะเสถียรที่สถานะหนึ่งในสองสถานะของวงจรชนิดนี้


#### 7.5.1 ไมโนสเตเบิลมัลติไวเบรเตอร์สร้างโดยทรานซิสเตอร์



รูป 7.15 ไมโนสเตเบิลมัลติไวเบรเตอร์สร้างจากทรานซิสเตอร์

อาจสร้างวงจรไมโนสเตเบิลมัลติไวเบรเตอร์ได้โดยใช้ทรานซิสเตอร์ดังรูป 7.15 สถานะเสถียรของวงจรนี้คือที่ 0 เมื่อ  $T_1$  คัทออฟ  $T_2$  ทำงาน สถานะไม่เสถียรคือที่ตรรกะ 1 เมื่อ  $T_1$  ทำงาน  $T_2$  คัทออฟ เมื่อมีทริกเกอร์ชนิดบวกป้อนเข้ามาที่อินพุตของวงจร จะไปทำให้  $T_1$  ทำงาน แรงดันคอลเล็กเตอร์ของ  $T_1$  จึงลดลง มีผลต่อเบสของ  $T_2$   $T_2$  จึงคัทออฟ แต่การที่  $T_1$  ทำงาน,  $T_2$  คัทออฟเป็นเพียงชั่วคราวเท่านั้น เพราะขณะที่ประจุในตัวจุ C เปลี่ยนไป ไปอัสกลับของเบสของ  $T_2$  หายไปเป็นระยะเวลาหนึ่งซึ่งคำนวณจากค่าคงตัวเวลา RC ของวงจร หลังจากช่วงเวลานี้แล้ว  $T_2$  จะทำงานอีก และ  $T_1$  คัทออฟ ทุกครั้งที่มีการทริกเกอร์บวกเข้ามาที่เบสของ  $T_1$  แรงดันเอาต์พุต Y จะเปลี่ยนจากระดับต่ำ (ตรรกะ 0) ไปที่ระดับสูง (ตรรกะ 1) ชั่วครู่ จากนั้นจึงกลับมาที่ระดับแรงดันต่ำตามเดิม จึงมีเอาต์พุตพัลส์ 1 ตัว สำหรับอินพุตทริกเกอร์ 1 ตัว


ซิงเกิลช็อตมีประโยชน์ในการตัดแปลงรูปสัญญาณของอินพุตดังจะเห็นได้จากตัวอย่าง  
 ในรูป 7.16



รูป 7.16 การตัดแปลงรูปสัญญาณของอินพุตโดยใช้วงจรซิงเกิลช็อต

- (a) ทำให้พัลส์กว้างขึ้น
- (b) ทำให้พัลส์แคบลง
- (c) กำจัดพัลส์ที่ไม่ต้องการทิ้งไป

### 7.5.2 การกำหนดสัญญาณพัลส์ของวงจรโมโนสเตเบิลมัลติไวเบรเตอร์ รูปแบบหนึ่งของวงจรโมโนสเตเบิลมัลติไวเบรเตอร์ที่สร้างโดยใช้เกทมีตัวอย่างดังรูป 7.17



รูป 7.17 โมโนสเตเบิลมัลติไวเบรเตอร์สร้างโดยแชนเกท (a) และรูปคลื่นการทำงานของวงจร (b)

จะเห็นจากรูป 7.17 ว่า วงจรซิงเกิลชอตนี้แตกต่างกับวงจรฟลิปฟลอปในรูป 7.5 ตรงที่มีการเชื่อมต่อโดยใช้ตัวจุ C เอาท์พุทของแชนเกทตัวที่ 2 ต่ำเพราะระดับทริกเกอร์อินพุทสูงโดยปกติ เมื่อเอาท์พุท Q ต่ำ, เอาท์พุท  $\bar{Q}$  จึงสูง ตัวจูงยังไม่มีเปลี่ยนแปลง วงจรจะรักษาสภาพอยู่เช่นนี้จนกระทั่งทริกเกอร์อินพุทลงสู่ระดับแรงดันต่ำ เอาท์พุท Q จะถูกขับให้มีระดับแรงดันสูง ซึ่งในทางกลับกันขับให้  $\bar{Q}$  ต่ำ ทราซิชันจากสูงไปสู่ต่ำที่เอาท์พุทของเกทตัวที่ 1 จะถูกโยงไปสู่อินพุทของเกท 2 โดย C ขณะที่ทริกเกอร์พัลส์กลับไปสู่ระดับแรงดันสูง วงจรจะยังคงอยู่ที่สถานะปัจจุบันคือ  $Q = 1, \bar{Q} = 0$  รูป 7.17 (b) แสดงรูปคลื่นของสัญญาณ แรงดันที่รอยต่อ RC (RC junction) ซึ่งมีระดับจากสูงไปต่ำเมื่อ  $\bar{Q}$  ไปสู่ระดับต่ำ เริ่มขึ้นไประดับสูงอีกโดย  $V_{CC}$  ด้วยค่าคงตัวเวลา =  $\tau$  (time constant =  $\tau$ ) ซึ่งคำนวณได้จากค่าของ R และ C ในวงจร คือ  $\tau = RC$  ที่ค่าคงตัวเวลานี้แรงดันที่รอยต่อ RC จะขึ้นสูงจนกระทั่งไปทำให้แชนเกท 2 ทำงาน โดยมีค่าเอาท์พุท Q ไปสู่ระดับแรงดันต่ำ ซึ่งเป็นการสิ้นสุดสถานะไม่เสถียรของวงจร หลังจากช่วงเวลา T โดยที่ T เป็นฟังก์ชันของเวลาซึ่งขึ้นกับ R และ C สำหรับซิงเกิลชอตบางวงจรมีความสัมพันธ์ดังนี้

$$T = 0.7 RC$$

**ตัวอย่าง 7.2** จงวาดรูปคลื่นพัลส์ของเอาท์พุท Q จากวงจรซิงเกิลชอตดังรูป 7.17 เมื่อสัญญาณพัลส์สำหรับทริกเกอร์อินพุทมีความถี่ 100 kHz วงจรนี้ใช้  $R = 10 \text{ k}\Omega$ ,  $C = 100 \text{ pF}$

**วิธีทำ** จาก  $T = 0.7 RC$


$$T = 0.7 (10 \times 10^3) (100 \times 10^{-12})$$

$$= 0.7 \mu\text{sec}$$

คาบเวลาของคล็อกหาได้จาก

$$T_C = \frac{1}{f} = \frac{1}{100 \times 10^3} = 10 \mu\text{sec}$$


ดังนั้นเขียนรูปคลื่นของเอาท์พุทได้ดังนี้



รูป 7.18 รูปคลื่นคำตอบของตัวอย่าง 7.2


## 7.6 อะอสเตเบิลมัลติไวเบรเตอร์และการคำนวณสัญญาณพัลส์ Astable Multivibrator

วงจรอะอสเตเบิลมัลติไวเบรเตอร์ไม่มีสถานะเสถียร วงจรจะออสซิลเลท (oscillate) กลับไปกลับมาระหว่าง 2 สถานะ (คือเซ็ทและรีเซ็ท) ให้สัญญาณคล็อกสำหรับใช้จัดเวลาให้กับวงจรดิจิทัล รูป 7.19 เป็นวงจรอะอสเตเบิลแบบหนึ่ง สังเกตว่ามีการต่อทแยงโดยตัวจุ จึงทำให้ไม่มีสถานะเสถียร



รูป 7.19 วงจรอะอสเตเบิลมัลติไวเบรเตอร์สร้างจากทรานซิสเตอร์ และสัญญาณทางตรรก

เริ่มต้นพิจารณาทรานซิสเตอร์  $Q_1$  ทำงาน  $Q_2$  ออฟ แรงดันเบสของทรานซิสเตอร์  $Q_2$  จะขึ้นสูงอย่างเอกซ์โปเนนเชียล (exponential) จากค่าลบใกล้  $-V_{CC}$  ถึง  $+V_{CC}$  เมื่อแรงดันเบสสูงถึง  $(+V_{BE})_{on}$  ทรานซิสเตอร์  $Q_2$  ก็จะทำงาน (turn on) ช่วงเวลาที่  $Q_2$  ออฟพิจารณาได้จากค่าของ  $R_2$  และ  $C_2$  เมื่อ  $Q_2$  ทำงาน แรงดันคอลเล็กเตอร์จะลดลงจาก  $+V_{CC}$  ถึงใกล้ 0 โวลต์ แรงดันที่เบสของ  $Q_1$  ตกจาก  $(V_{BE})_{on}$  ด้วยค่าประมาณ  $V_{CC}$  โวลต์ ดังนั้น  $Q_1$  จึงออฟ ช่วงเวลาที่  $Q_1$  ออฟคิดได้จาก  $R_1$  และ  $C_1$  หลังจากที่แรงดันเบสของ  $Q_1$  ขึ้นสูงถึง  $(+V_{BE})_{on}$  ทรานซิสเตอร์  $Q_1$  จะทำงาน  $Q_2$  ก็จะออฟ สถานการณ์จะดำเนินซ้ำอยู่เช่นนี้ตลอดรอบเท่าที่มีการป้อนแรงดัน  $+V_{CC}$  รูป 7.20 แสดงรูปคลื่นเบส คอลเล็กเตอร์ เพื่อเป็นตัวอย่างการทำงานของอะอสเตเบิล



รูป 7.20 รูปคลื่นเบสและคอลเล็กเตอร์ของวงจรอะสเตเบิล

ความถี่ของวงจรอะสเตเบิล สามารถคำนวณได้ดังนี้

$$f = \frac{1}{T_1 + T_2} = \frac{1}{0.7R_1C_1 + 0.7R_2C_2}$$

$$f = \frac{1.4}{R_1C_1 + R_2C_2}$$

ถ้าตัวต้านทานและตัวจุที่ใช้มีค่าเท่ากัน  $\rightarrow (R_1 = R_2, C_1 = C_2)$  ความถี่ของคล็อกที่ได้คือ

$$f = \frac{1}{2T} = \frac{1}{2(0.7)RC} = \frac{1}{1.4RC}$$

$$f = \frac{0.7}{RC}$$

**ตัวอย่าง 7.3** วงจรอะสเตเบิลมีค่า  $R_1 = R_2 = 10 \text{ k}\Omega$ ,  $C_1 = C_2 = 120 \text{ pF}$  จงคำนวณความถี่ของออสซิลเลเตอร์คล็อก

**วิธีทำ**

$$\therefore f = \frac{0.7}{RC}$$

$$= \frac{0.7}{(10 \times 10^3)(120 \times 10^{-12})} = 0.584 \times 10^6$$

$$= 584 \text{ kHz}$$

**ตอบ**

วงจรคล็อกในรูป 7.19 ต้องเลือกทรานซิสเตอร์ ค่า  $R_1, R_2, R_C$  เพื่อให้แน่ใจว่า ทรานซิสเตอร์อิ่มตัว (saturate) ค่า  $\beta$  ของทรานซิสเตอร์ต้องเป็นดังนี้ (เมื่อ  $R_1 = R_2$ )

$$\beta > \frac{R_1}{R_C}$$

**ตัวอย่าง 7.4** จงหาค่าน้อยที่สุดของ  $R_C$  ที่ใช้ได้ ถ้า  $R_1$  เป็น  $100 \text{ k}\Omega$   $\beta$  อยู่ระหว่าง 80 ถึง 150

**วิธีทำ** จากความสัมพันธ์  $\beta > \frac{R_1}{R_C}$


ค่าน้อยที่สุดของ  $R_C$  ต้องเลือกค่า  $\beta = 80$  มาคิด

$$\begin{aligned} \text{ดังนั้น} \quad R_C &= \frac{R_1}{\beta} \\ &= \frac{100 \times 10^3}{80} \\ &= 1.25 \text{ k}\Omega \end{aligned}$$

**ตอบ**


## 7.7 วงจรชmitt์ทริกเกอร์ Schmitt Trigger Circuit

ชmitt์ทริกเกอร์ใช้เพื่อวัตถุประสงค์ในการสร้างรูปคลื่น วงจรนี้มีสถานะ 2 สถานะ ตรงข้ามกัน เช่นเดียวกับวงจรมัลติไวเบรเตอร์ทั้งหลาย สัญญาณทริกเกอร์สำหรับวงจรชmitt์ทริกเกอร์มีใช้พัลส์แต่เป็นแรงดันแบบไฟฟ้ากระแสสลับ ซึ่งมีการเปลี่ยนแปลงอย่างช้า ๆ ชmitt์ทริกเกอร์เป็นวงจรไวต่อระดับสัญญาณ (level sensitive) จะสวิตช์สถานะเอาต์พุตที่ระดับของทริกเกอร์ 2 ค่า คือ ระดับทริกเกอร์ค่าต่ำ (lower trigger level : LTL) และระดับทริกเกอร์ค่าสูง (upper trigger level : UTL) วงจรทำงานด้วยสัญญาณอินพุตที่มีการเปลี่ยนแปลงอย่างช้า ๆ เช่น คลื่นรูปไซน์ (sinusoidal waveform) และให้เอาต์พุตเป็นแบบดิจิตอล เป็นระดับแรงดันที่เทียบเท่ากับตรรก 0 หรือตรรก 1 หรืออาจกล่าวอีกนัยหนึ่งว่าเอาต์พุตเป็นรูปคลื่นสี่เหลี่ยม (rectangular)



รูป 7.21 วงจรชmitt์ทริกเกอร์ และสัญลักษณ์


รูปคลื่นในรูป 7.22 เป็นตัวอย่างของเอาต์พุตจากขมิตต์ทริกเกอร์ซึ่งเป็นรูปคลื่นสี่เหลี่ยมจตุรัส (square wave) ในขณะที่อินพุตเป็นสัญญาณรูปไซน์ สังเกตว่าความถี่ของเอาต์พุตเป็นอย่างเดียวกับความถี่อินพุต แต่เอาต์พุตที่ได้มีขอบบวมและขอบลบตรงดิ่ง



รูป 7.22 รูปคลื่นของวงจรขมิตต์ทริกเกอร์

แรงดันเอาต์พุตของขมิตต์ทริกเกอร์มี 2 ค่า คือ สถานะต่ำ (low state) และสถานะสูง (high state) เมื่อเอาต์พุตอยู่ที่แรงดันสถานะต่ำจำเป็นต้องเพิ่มอินพุตให้มีค่ามากกว่า UTL ( $V_{T+}$ ) เล็กน้อย เพื่อให้ขมิตต์ทริกเกอร์สวิตช์ไปสู่สถานะสูงและคงอยู่ที่ค่านี้นจนกระทั่งอินพุตลดลงถึงค่าต่ำกว่า LTL ( $V_{T-}$ ) เล็กน้อย เอาต์พุตก็จะสวิตช์กลับไปยังสถานะต่ำ เส้นประในรูป 7.23 แสดงอาการสวิตช์ดังกล่าว

ความแตกต่างระหว่างแรงดัน UTL ( $V_{T+}$ ) และ LTL ( $V_{T-}$ ) เรียกว่า ฮิสเทอรีซิส (hysteresis) เราอาจออกแบบวงจรเพื่อกำจัดฮิสเทอรีซิส แต่พบว่าฮิสเทอรีซิสจำนวนเล็กน้อยทำให้แน่ใจว่าเกิดอาการสวิตช์อย่างรวดเร็วในเรนจ์อุณหภูมิที่กว้าง ฮิสเทอรีซิสยังมีประโยชน์ เช่น อาจใช้เพื่อคุ้มกันสัญญาณรบกวนในกรณีเฉพาะ [ตัวอย่างเช่นดิจิตอลโมเด็ม (modem)]



รูป 7.23 ฮิสเทอรีซิสของขมิตต์ทริกเกอร์

## สรุป

วงจรมัลติไวเบรเตอร์ คือวงจรมีสถานะ 2 สถานะซึ่งตรงข้ามกัน แบ่งได้เป็นวงจรมีสถานะเสถียร 2 สถานะ (ฟลิปฟลอป) มีสถานะเสถียร 1 สถานะ (ซิงเกิลช็อต) และไม่มีสถานะเสถียร (คล็อก)

ฟลิปฟลอปที่เป็นพื้นฐานคือ RS ฟลิปฟลอป แต่มีสภาวะต้องห้ามอยู่ 2 สภาวะ เมื่ออินพุต R และ S เป็น 1 พร้อมกันโดยที่สถานะปัจจุบันเป็น 0 หรือ 1

D ฟลิปฟลอป (Data หรือ Delay Flip-Flop) เหมาะในการถ่ายโอนข้อมูล ฟลิปฟลอปชนิดนี้หน่วงเวลาข้อมูลอินพุตในระยะเวลาของคล็อก

T ฟลิปฟลอป (Trigger หรือ Toggle Flip-Flop) มีสมบัติในการเปลี่ยนสถานะของเอาต์พุตไปเป็นตรงข้ามทุกครั้งที่มีอินพุตเข้ามา จึงทำให้แบ่งครึ่งความถี่ของอินพุต

JK ฟลิปฟลอปอาจพิจารณาได้ว่าเป็นการรวมระหว่าง RS ฟลิปฟลอป และ T ฟลิปฟลอปเข้าด้วยกัน เพราะ JK ฟลิปฟลอปสามารถแก้ปัญหาเงื่อนไขต้องห้ามของ RS ฟลิปฟลอปได้ โดยใน 2 เงื่อนไขนี้ JK ฟลิปฟลอปจะทำงานคล้าย T ฟลิปฟลอปคือเปลี่ยนเอาต์พุตไปเป็นสถานะตรงข้าม

การถ่ายโอนข้อมูลสู่อินพุตของฟลิปฟลอปอาจผิดจังหวะได้ ปัญหาแบบนี้แก้ไขได้โดยคล็อกฟลิปฟลอป และมาสเตอร์-สเลฟฟลิปฟลอป


วงจรถิงเกิลช็อตมีประโยชน์ในการตัดแปลงรูปร่างของสัญญาณอินพุต ทำให้กว้างขึ้นหรือแคบลง หรือกำจัดพัลส์ช่วงที่ไม่ต้องการทิ้งไป

วงจรถิงเกิลช็อตใช้ในระบบดิจิตอลเพื่อจัดจังหวะเวลาให้วงจร ซิงโครไนซ์ (synchronize) ระบบดิจิตอล

ซิมิตซ์ทริกเกอร์ให้อาต์พุตเป็นรูปคลื่นสี่เหลี่ยมโดยมีระดับของสัญญาณ 2 ค่า เป็นวงจรถึงเกิลช็อตที่ตรวจสอบแรงดันที่เกินค่ากำหนด เปลี่ยนรูปคลื่นอินพุตซึ่งอาจเป็นรูปไซน์ สามเหลี่ยมหรือฟันเลื่อยให้เป็นคลื่นรูปสี่เหลี่ยม


## แบบฝึกหัด

- 7.1 จงวาดรูปคลื่นแสดงคล็อก อินพุท และเอาต์พุทเปรียบเทียบกันของ D ฟลิปฟลอป  
 7.2 จงวาดรูปคลื่นเอาต์พุทของ JK ฟลิปฟลอป สำหรับอินพุทดังรูป 7.24



รูป 7.24 รูปคลื่นสำหรับโจทย์ ข้อ 7.2

- 7.3 จงอธิบายหลักการทำงานของฟลิปฟลอป  
 7.4 จงอธิบายคล็อกฟลิปฟลอป  
 7.5 จงอธิบายการแบ่งครึ่งความถี่ของ T ฟลิปฟลอป  
 7.6 จงหาความถี่เอาต์พุทเมื่อบ้อนอินพุทความถี่ 8,192 Hz แก้ววงจร T ฟลิปฟลอป 6 ตัว  
 7.7 วงจรซึ่งเกิดข้อผิดพลาดให้พัลส์มีขนาด  $5 \mu\text{sec}$  ในแต่ละทริกเกอร์ จงวาดรูปเอาต์พุทของวงจรนี้ เมื่อบ้อนอินพุททริกเกอร์ ดังรูป 7.25



รูป 7.25 โจทย์ข้อ 7.7

- 7.8 วงจรอะสเตเบิลมีค่า  $R_1 = 20 \text{ k}\Omega$ ,  $R_2 = 10 \text{ k}\Omega$ ,  $C_1 = 0.1 \mu\text{F}$ ,  $C_2 = 0.005 \mu\text{F}$  จงหาความถี่ของคล็อก  
 7.9 จงวาดรูปเอาต์พุทจากวงจรชนิดตรีทริกเกอร์เปรียบเทียบกับอินพุทซึ่งเป็นคลื่นรูปฟันเลื่อยมีค่ายอด (peak value) 10 V เมื่อชนิดตรีทริกเกอร์มี  $LTL = 2\text{V}$ ,  $UTL = 4\text{V}$ , สถานะต่ำ = 5V, สถานะสูง = 14V.