

บทที่ 10

วงจรเบ็ดเสร็จแบบดิจิตอล

DIGITAL INTEGRATED CIRCUIT

วัตถุประสงค์

เมื่อศึกษาจบบทนี้แล้วนักศึกษาสามารถ



1. บอกประเภทของไอซีได้
2. อธิบายไอซีตรากชนิดที่สำคัญที่ใช้กันอยู่ได้แก่ TTL, ชั้อตกี TTL, ECL, CMOS และ I^2L
3. อธิบายลักษณะสมบัติของไอซีแบบดิจิตอลด้วยพารามิเตอร์ คือ แฟน-เอาท์ การใช้จ่ายกำลังไฟฟ้า การหน่วงเนื่องจากการแพร่ และขอบของสัญญาณรับกวนได้

10.1 วงจรเบ็ดเสร็จ (ไอซี) Integrated Circuit (IC)

วงจรเบ็ดเสร็จอาจแบ่งโดยทั่ว ๆ ไปได้ 2 ประเภทคือ โมโนลิธิก (monolithic) และไฮบริด (hybrid) ซึ่งเป็นการแบ่งตามวิธีการผลิต คำว่า โมโนลิธิกมาจากคำภาษากรีก 2 คำคือ มอนอส (monos) แปลว่า เดียว (single) และลิทอส (lithos) แปลว่า หิน (stone) ดังนั้นโมโนลิธิก จึงหมายความว่า “ของหินเดียว (of a single stone)” ชื่อของไอซีประ踉านี้จึงบอกเป็นนัยว่า เป็นไอซีซึ่งมีวงจรสมบูรณ์อยู่ในชิ้นเดียว ไม่ต้องประกอบเพิ่ม แต่พากลับ และการเชื่อมต่อภายใน (ยกเว้นพวกที่ออกไปเป็นขั้วภายนอก) สร้างอยู่บนและภายในชิ้นกลีกซิลิโคนเดียว สำหรับไฮบริดไอซีสร้างโดยเทคนิคต่าง ๆ มากมาย แต่โดยทั่วไปรวมถึงการติด (mounting) ชิ้นส่วน แบ่งแยกต่าง ๆ บนฐานที่เป็น绝缘 (insulating substrate) ด้วยการเชื่อมต่อภายในทำโดยลวดหรือรูปแบบทางโลหะ

ดังนั้นไอซีประ踉าโมโนลิธิก ก็คือไอซีที่สร้างบนและภายในฐานซึ่งเป็นสารกึ่งตัวนำ โดยฐานนี้ทำหน้าที่เป็นตัวรับ (chassis) ของวงจร สำหรับไฮบริดมีตัวถังเป็น ฉนวนซึ่งถูกเพิ่มเข้าไป ไม่ได้ใช้เพื่อการดัดแปลง

รูป 10.1 (a) และ (b) แสดงหน้าตาของวงจรที่สร้างโดยวิธีทั้งสองนี้ รูปบนคือ รูป 10.1 (a) เป็นโมโนลิธิก ไมโครโปรเซสเซอร์ (microprocessor) รูปล่างคือ รูป 10.1 (b) เป็นวงจรไอซี ในแบบไฮบริด



รูป 10.1 (a) [รูปบน] เป็นโมโนลิทิกไมโครประสาลเซอร์
(b) [รูปล่าง] เป็นไอซีชนิดໄยบริด

เนื่องจากไอซีมีขนาดเล็กจึงเป็นประโยชน์ในการใช้งาน เช่นในระบบอิเล็กทรอนิกส์ ยานอวกาศซึ่งน้ำหนักและปริมาตรเป็นค่าวิกฤต นอกจากนี้ข้อดีที่สำคัญของไอซีคือ ราคา ยอมเยานั่นเอง

ไอซีโดยเฉพาะแบบโมโนลิชิกทำขึ้นด้วยลำดับของขั้นตอนการผลิตซึ่งแต่ละขั้นตอน มีการเคลื่อนย้ายธาตุที่คล้ายคลึงกันเป็นร้อย เป็นพัน วิธีการสร้างเซ็นเซอร์ให้ได้ผลผลิตสูง จึงทำให้ไอซีมีราคาถูก การลดจำนวนการเชื่อมต่อโดยลวดซึ่งการทำด้วยมือมีมนุษย์ช่วยให้ลดค่าใช้จ่าย และยังเป็นปัจจัยสำคัญในความน่าเชื่อถือของไอซี การเชื่อมต่อโดยวิธีบัดกรีหรืออย่างอื่น ๆ นั้นพบว่ารอยต่อไม่แน่นหนาซึ่งนำไปสู่ความไม่น่าเชื่อถือ โดยการใช้ไอซีทำให้ระบบวงจรที่ซับซ้อนเป็นไปได้ที่จะใช้การเชื่อมต่อเพียงจำนวนน้อยแล้วยังให้ความน่าเชื่อถืออีกด้วย อาจแบ่งไอซีตามความซับซ้อนของมันได้ดังนี้

SSI (Small-Scale Integration) เป็นไอซีที่มีจำนวนเกทน้อยกว่า 12 เกทบนชิปเดียวกัน (chip-chip คือชิ้นส่วนของแผ่นชิลิคอน ซึ่งไอซีหรือส่วนประกอบของวงจรไอซี เช่น ทรานซิสเตอร์, ไดโอด, ตัวต้านทาน เป็นต้น ถูกสร้างอยู่ข้างบนชิ้นนี้)

MSI (Medium-Scale Integration) มีจำนวนเกท 12 ถึง 100 เกทต่อชิป

LSI (Large-Scale Integration) มีจำนวนเกทมากกว่า 100 เกทต่อชิป


10.2 ตระกูลไอซีตรรก

Logic Integrated Circuit Family

ไอซีตรรกที่ใช้กันอยู่มีประเภทสำคัญ 5 ประเภทคือ TTL, ซึ่งตั้งชื่อ TTL, ECL, CMOS และ I²L ซึ่งจะได้กล่าวถึงต่อไป แต่ก่อนอื่นจะท้าความถึงไอซีตรรกประเภทที่ใช้กันก่อนหน้านั้น เพื่อแสดงถึงวิวัฒนาการของไอซีตรรกต่อ ๆ มา

10.2.1 DCTL (Direct-Coupled Transistor Logic)

รูป 10.2 แสดงวงกuit อินพุทในแบบ DCTL ซึ่งของตรรกชนิดนี้ (direct-coupled) มาจากความจริงที่ว่า อินพุทของวงจรเชื่อมต่อโดยตรงกับเบสของทรานซิสเตอร์




รูป 10.2 วงกuit อินพุทแบบ DCTL

ตราชก 1 ที่อินพุท A หรือ B หรือ C จะเปิด (turn on) ทรานซิสเตอร์ตัวที่มีเบสเป็น 1 (สมมุติเป็นตราชกบวก) ทำให้เอาท์พุทเป็นแรงดันต่ำหรือตราชก 0 เมื่ออินพุทธั้งหมดเป็นตราชก 0 ทรานซิสเตอร์ทั้งสามจะปิด (off) และเอาท์พุทจะเป็นตราชก 1 ซึ่งเป็นเงื่อนไขของนอเกท

เกทแบบ DCTL ตกอยู่ภายใต้อิทธิพลของการพอกกระแส (current hogging) ได้โดยง่ายสมมุติว่าງจในรูป 10.2 ถูกโหลดด้วยเกทแบบ DCTL อีนๆ อีกมาก many หมายความว่ารอยต่อเบส-อีมิตเตอร์มากมายถูกขับโดยจุดเดียวทัน และขึ้นอยู่กับความแตกต่างซึ่งไม่อาจหลีกพ้นในลักษณะสมบัติของเบสต่ออีมิตเตอร์ของทรานซิสเตอร์ จะมีรอยต่ออันหนึ่งเปิด (turn on) เป็นอันแรก จึงเป็นไปได้ที่เดียวที่รอยต่ออันนี้จะเกิดการพอกกระแสเพียงพอที่จะป้องกันรอยต่อของทรานซิสเตอร์อื่นจากการเปิด

10.2.2 RTL (Resistor–Transistor Logic)

ปัญหาของการพอกกระแสสามารถแก้ไขให้หมดไปได้ด้วยการต่อตัวต้านทาน 1 ตัวอนุกรมกับแต่ละอินพุทเบส ได้ผลเป็น RTL นอ ดังรูป 10.3 ปัญหาการพอกกระแสเหลูกุจัดทึ้ง เพราะตัวต้านทานไปแยกเบสออกจากจุดขับร่วม ดังนั้นจึงทำให้แรงดันเบส-อีมิตเตอร์ถูกปรับเฉพาะตัวไว้ให้มีระดับจำเป็นแก่การเปิดทรานซิสเตอร์ การเพิ่มตัวต้านทานอนุกรมที่อินพุท เช่นนี้ย่อมทำให้ความชัดอินพุทเพิ่มขึ้น ดังนั้นแฟนเอ้าท์ (fan-out) ของวงจรขับจึงเพิ่มขึ้น



รูป 10.3 RTL นอเกท


วงจร RTL เป็นวงจรตรรกะนิดแรกที่นำมาสร้างเป็นไอซีในปีต้นๆ ของทศวรรษ 1960 และด้วยเหตุผลหลายประการ วงจรพื้นฐานนี้ได้รับการพิสูจน์โดยวงจรในแบบแยกชิ้นส่วน (discrete-circuit) แล้วว่าถูกต้องเหมาะสมแก่การสร้างเป็นไอซี นีก็ออกแบบคุ้นเคยกับวงจร RTL และความน่าเชื่อถือและข้อมูลของวงจรไม่มีพร้อมอยู่

อย่างไรก็ตามวงจร RTL ก็มีข้อเสียที่สำคัญอยู่ 3 ประการคือ มีอัตราเร็วสัมพัทธ์ต่ำ มีแฟนเอาร์ต่ำ และไวต่ออุณหภูมิ อัตราเร็วที่ต่ำเกิด เพราะตัวต้านทานชั้งต่ออนุกรมอยู่ที่เบส บวกกับความจุอินพุตของทรานซิสเตอร์ก่อให้กลไกเป็นตัวกรองความถี่ต่ำผ่าน (low-pass filter) สิ่งนี้ทำให้เวลาขึ้นและลงของอินพุตพัลส์ล่ากลัง

แฟนเอาร์ต่ำเกิด เพราะกระแสอินพุตสู่ทรานซิสเตอร์ถูกจำกัดโดยต้องไฟลั่น R_L ในรูป 10.3 และตัวต้านทานที่ต่ออนุกรมกับเบสของเกทตัวต่อไป

10.2.3 RCTL (Resistor–Capacitor–Transistor Logic)

อัตราเร็วในวงจร RTL เป็นพังก์ชันของขนาดของตัวต้านทานที่ใช้ เนื่องจากทรานซิสเตอร์ประจำตัวและความจุประป้าย (stray capacity) ต้องถูกประจุและคายประจุผ่านตัวต้านทาน คลอเล็กเตอร์และเบส เพื่อเพิ่มอัตราเร็วต้องลดค่าตัวต้านทานลงแต่นี้จะไปทำให้วงจรต้องการกำลังป้อนมากขึ้น เพื่อเพิ่มอัตราเร็วโดยกำลังป้อนวงจรก็น้อยด้วยจึงดัดแปลงวงจร RTL ให้กลไกเป็น RCTL ดังรูป 10.4 โดยเพิ่มตัวจุอัตราเร็ว (speed-up capacitor) ขนาดเข้ากับตัว




รูปที่ 10.4 RCTL นาเกท

ตัวต้านทานเบส ดังนั้นทำให้เวลาขึ้นและลงเร็ว แม้ว่าตัวต้านทานเบสจะมีค่ามาก นอกเหนือจาก อัตราเร็วต่อกำลังที่ใช้มีค่าเพิ่มขึ้นแล้ววงจร RCTL ก็ไม่แตกต่างไปจาก RTL จึงไม่เป็นที่นิยมมากนัก

10.2.4 DTL (Diode-Transistor Logic)

วงจรตรรგอกีชนิดหนึ่งซึ่งนิยมกันและกลไกมาเป็นไอซีคือ DTL ดังรูป 10.5 ซึ่งประกอบด้วยอินพุตไดโอดเมญแอนเกท (D_1, D_2, D_3, D_4) ตามด้วยทรานซิสเตอร์เป็นอินเวตเตอร์ จึงให้ผลเป็น นาท-แอน หรือ แวนเกท ถ้าอินพุตใดของ A, B, C และ D มีแรงดันต่ำ (ตรรก 0) จุด X จะมีแรงดันประมาณ $+0.7\text{ V}$ และทรานซิสเตอร์จะปิด (turn off) เพราะ V_{BE} ของ

ทرانซิสเตอร์น้อยกว่า 0.7 V เนื่องจากไดโอด D_5 , D_6 ดังนั้นเอาร์พุทเป็นแรงดันสูง (ตระก 1) อย่างไรก็ตามถ้าอินพุท A , B , C และ D มีแรงดันสูง (ตระก 1) อินพุทไดโอดหั้งสี่จะปิดและค่าของตัวต้านทานเบสไปแอลอสเป็นในลักษณะที่ทำให้ทرانซิสเตอร์เปิด ดังนั้นเอาร์พุทจะเป็นแรงดันต่ำ (ตระก 0) เมื่อทุกอินพุทเป็นตระก 1 ซึ่งเป็นเงื่อนไขของแนนเกท



รูป 10.5 DTL แนนเกท


ไดโอด D_5 , D_6 มีหน้าที่ 2 อย่าง เมื่ออินพุทมีแรงดันต่ำ มันจะทำให้บล็อกของทرانซิสเตอร์ต่ำกว่า $+0.7\text{ V}$ เพื่อเป็นหลักประกันว่าทرانซิสเตอร์ปิด (off) อินพุททุกอันต้องมีค่าสูงกว่า $+1.4\text{ V}$ ก่อนที่ทرانซิสเตอร์จะสามารถเปิด (turn on) เพราะจุด X ในรูป 10.5 เป็นศักย์ต่ำของไดโอด 3 ตัว (D_5 , D_6 และ แบล็อกเมิตเตอร์ของทرانซิสเตอร์) หรือ $0.7 \times 3 = 2.1\text{ V}$ เทื่อจุดดิน (ground) ขณะที่ทرانซิสเตอร์เปิด ที่เวลาอินพุทไดโอด 4 ตัว มีศักย์ต่ำ 1 ตัวใกล้จุดดิน นั่นคือ ศักย์ต่ำของไดโอด 2 ตัว $2 \times 0.7\text{ V} = 1.4\text{ V}$ เทื่อระหว่างจุดดิน ดังนั้นทرانซิชันระหว่างทرانซิสเตอร์เปิดและปิดเกิดขึ้นที่อินพุทมีค่า $+1.4\text{ V}$ สำหรับวงจร DTL ในรูป 10.5 เปรียบเทียบกับค่าประมาณ $+0.7\text{ V}$ สำหรับวงจรในรูป 10.2, 10.3, 10.4 หมายความว่ายอดแหลมของสัญญาณรบกวน (noise spike) ค่า $+1\text{V}$ จะไม่ทำให้ได้เอาร์พุทผิดจากการ DTL เกท แต่ มันอาจเป็นกับวงจร DCTL, RTL หรือ RCTL

DTL หมายในการสร้างไอซีแบบโมโนลิชิก ไม่ต้องมีตัวจุลและค่าของชิ้นส่วนอุปกรณ์ สำหรับสร้างวงจรไม่เป็นค่าวิกฤต DTL แนนเกทบางครั้งอาจใช้ทرانซิสเตอร์แทนไดโอด D_5 ดังตาราง 10.1 ซึ่งจะได้พบต่อไป แบบนี้ให้ผลดีกว่า เพราะทرانซิสเตอร์ตัวนี้ป้อนการขับที่จำเป็นแก่การเปิดเอาร์พุททرانซิสเตอร์ ในขณะที่ลดกระแสที่ต้องการในภาคก่อนหน้าลง

10.2.5 TTL (Transistor–Transistor Logic)

TTL เป็นตระกที่ล้มพันธ์และตัดแปลงมาจากการ DTL ดังรูป 10.6 (a) TTL บางครั้งเรียกว่า T²L วงจร DTL ในรูป 10.5 นั้นไดโอด D_4 และ D_5 ก่อร่างเป็นสภาวะประสมของ np–pn

ใน TTL สภาวะประสมนี้ถูกแทนที่ด้วยทรานซิสเตอร์ชนิด npn เพื่อให้ได้อินพุทหลายอัน (multiple Input) ของแอนเกทคล้ายกับไดโอด 4 ตัว ซึ่งเป็นแอนเกทใน DTL TTL จะใช้อีมิตเตอร์หลายขา (multiple emitter) บนทรานซิสเตอร์ npn การทำงานของ TTL จะเข้าใจเมื่อเปลี่ยนเทียบ



รูป 10.6 (a) TTL แనนเกท
 (b) รูปแบบปืือซีของ TTL เกท
 (c) TTL แnanเกทซึ่งมีโทเก็ม-โพล เอาร์พุท

กับ DTL TTL เป็นตัวอย่างเดียวอันหนึ่งของการประยุกต์เทคโนโลยีไอซีแบบโมโนลิชิกในการปรับปรุงวงจรพื้นฐานในแบบแยกชิ้นส่วน แม้ว่า DTL จะเป็นไอซี แต่ก็ไม่มีข้อดีเหมือนอย่าง TTL เนื่องจากทรานซิสเตอร์ที่มีอีมิตเตอร์หลายขา กินเนื้อที่น้อยกว่าไดโอดหลาย ๆ ตัว ผลที่ได้จากแผ่นไอซีจึงดีกว่า นอกจากนั้นเนื้อที่น้อยให้ผลคือความจุต่อฐาน (substrate) ต่ำ จึงลดเวลาขั้นและลงและเพิ่มอัตราเร็ว TTL จึงไปแทนที่ DTL รูป 10.6 (b) แสดงไอซี TTL แnanเกท

วงจร TTL ในรูป 10.6 (a) เกือบจะไม่ได้นำมาใช้ในทางปฏิบัติ เพราะมีข้อจำกัดของ การปลดล็อกัญญาณรบกวน (noise immunity) นอกจากนี้อัตราเร็วและแพน-เอาร์ทที่สูงขึ้นได้

จากการดัดแปลงเป็นวงจรดังรูป 10.6 (c) ซึ่งต่างจากวงจรรูป 10.6 (a) ตรงส่วนเอาท์พุท อินพุท ของวงจร TTL ต้องการกระแสขับสูงกว่า DTL จึงเป็นสาเหตุที่วงจร TTL มักมีภาคเอาท์พุท กำลังสูง สังเกตจากรูป 10.6 (c) จะเห็นว่าส่วนประกอบอื่น ๆ เป็นชิ้นส่วนแอคทีฟ เช่น ไดโอด และทรานซิสเตอร์ นี้เป็นปัจจัยของการสร้างไอซีแบบโมโนลิชิกซึ่งเลือกใช้ทรานซิสเตอร์ หรือไดโอดมากกว่าตัวต้านทาน เพราะมันมีขนาดเล็กกว่าตัวต้านทาน ให้ผลลัพธ์ดีและราคาถูก

วงจรเอาท์พุทในรูป 10.6 (c) เรียกว่า โทเท็ม-โพล เอาท์พุท เพราะส่วนประกอบเอาท์พุท 3 อัน คือ Q_3 , D_1 และ Q_4 จัดวางในแบบตัวหนึ่งต่ออยู่บนหัวของอีกด้านหนึ่งลักษณะเป็น โทเท็ม โพล การทำงานของวงจรเป็นดังนี้ ถ้าอินพุทไดขอของ A, B, C, หรือ D เป็นค่าแรงดันต่ำ Q_1 จะเปิด และคักร์ย์ที่คอลเลิกเตอร์ของ Q_1 มีค่าต่ำซึ่งทำให้ Q_2 ปิด อีมิตเตอร์ของ Q_2 จึง ต่อกับจุดดินและเบสของ Q_4 ดังนั้น Q_4 ปิดด้วย ภายใต้กรณีเช่นนี้ผลลัพธ์สุทธิจึงเป็นวงจร ซึ่งประกอบด้วย R_2 , Q_3 , D_1 และໂ Holden ดังนั้นเอาท์พุทจึงมีค่าแรงดันสูง Q_3 ทำหน้าที่เป็นตัว ตามอีมิตเตอร์ (emitter follower) โดยมี R_2 เป็นตัวต้านทานเบส และมีໂ Holden กับ D_1 เป็นความ ขัดอีมิตเตอร์ (emitter impedance)

ถ้า A, B, C และ D มีแรงดันสูง บลสและคอลเลิกเตอร์ของ Q_1 ก่อร่างเป็นไดโอดที่ ถูกใบแอดสตรอง อนุญาตให้กระแสไหลผ่านจาก $+V_{CC}$ ผ่าน R_1 ไปยังเบสของ Q_2 ทำให้ Q_2 เปิด เมื่อ Q_2 เปิดคักร์ย์ตากครร่อม R_3 เพียงพอที่จะใบแอดสตรองแก่เบส-อีมิตเตอร์ ไดโอดของ Q_4 ทำให้มันเปิด เมื่อ Q_4 เปิด คักร์ย์ที่คอลเลิกเตอร์ (เอาท์พุท) มีค่าใกล้คักร์ย์ของอีมิตเตอร์ ดังนั้น เอาท์พุทจึงเป็นแรงดันต่ำ

D_1 มีหน้าที่ป้องกันไม่ให้ Q_3 และ Q_4 เปิดพร้อม ๆ กัน ถ้าหั้งสองตัวนี้เปิดพร้อมกัน จะทำให้ความขัดค่าต่ำมากคร่อมไฟป้อน ซึ่งจะเกิดกระแสสูงมากและมียอดแหลมของ สัญญาณรับจำนวนมากที่สายไฟป้อน

เหตุผลที่จัดวางวงจรแบบโทเท็ม-โพลก็เพื่อให้มีหั้ง “ดึงขึ้น” (pullup) และ “ดึงลง” (pulldown) วงจรในรูป 10.2 ถึง 10.5 และ 10.6 (a) มีเฉพาะดึงลงเท่านั้น หั้งนี้ เพราะวงจรเหล่านี้ มีทรานซิสเตอร์ซึ่งมีตัวต้านทานคอลเลิกเตอร์เป็นภาคเอาท์พุท จึงมีความจุเอาท์พุทจากเอาท์พุท ถึงจุดดินเสมอ เมื่อเอาท์พุททรานซิสเตอร์เปิด มันทำตัวเสมือนสวิตซ์ที่ช้อตและคายประจุความจุ เอาท์พุทอย่างรวดเร็ว ดังนั้นเอาท์พุทจึงถูกดึงลงอย่างรวดเร็ว อย่างไรก็ตามเมื่อเอาท์พุททรานซิสเตอร์ปิด (turn off) มันทำตัวเสมือนสวิตซ์เปิด (open) และความจุเอาท์พุทต้องประจุจน ถึงตระกูลสูงผ่านความต้านทานคอลเลิกเตอร์ ดังนั้นเอาท์พุทไม่ได้ถูกดึงขึ้น

ในทางตรงข้าม วงจรรูป 10.6 (c) Q₄ ดึงเอาร์พุทลงสู่ค่าต่ำและ Q₃ ทำตัวเป็นตัวตามอีเมิตเตอร์ซึ่งมีความขัดเจ้าที่พุทต่ำจึงดึงเอาร์พุทให้สูงสู่ค่าต่ำสุด อาจกล่าวอีกนัยหนึ่งได้ว่าเอาร์พุทแบบโทเทม-โพลก่อให้เกิดความขัดต่ำในสถานะสูงและสถานะต่ำ ผลลัพธ์คือสัญญาณร่วมกันถูกลดลง เพราะสัญญาณครบกำหนดต้องเชื่อมโยงผ่านความขัดบางอย่าง (เช่น ความจุจากการต่อภาคใน) และถูกแบ่งแรงดันโดยความขัดเอาร์พุทของโทเทม-โพล ซึ่งมีค่าต่ำ


10.2.6 ชั้อตกี TTL (Schottky TTL)

วงจร TTL มาตรฐานที่กล่าวไปแล้วใช้ทรานซิสเตอร์ให้ทำงานสภาวะอิมตัวเมื่อทรานซิสเตอร์ในวงจร TTL เปิด (turn on) ไม่มีการแคลมป์ (clamp) เพื่อป้องกันแรงดันคอลเล็กเตอร์จากการมีค่าใกล้แรงดันอีเมิตเตอร์เพียงพอที่จะทำให้ทรานซิสเตอร์อิมตัว เมื่อทรานซิสเตอร์ปิด (turn off) ผลของเวลาที่สะสมจะป้องกันคอลเล็กเตอร์จากการขึ้นสูงในทันที จึงทำให้เวลาหน่วงระหว่างสัญญาณตอนปิดที่เบสและแรงดันคอลเล็กเตอร์ที่สอดคล้องกันเกิดการแกว่งอัตราเร็วของเกทจึงไม่เหมาะสม ในระบบดิจิตอล ซึ่งมีเกท (และเวลาหน่วงของเกท) ถูกต่อหลั่น (cascade) ปัญหาเช่นนี้จึงสำคัญ

วงจรตรรกะของทรานซิสเตอร์ 2 ขั้ว (bipolar-transistor) 2 ประเกทได้ถูกดัดแปลงขึ้นเพื่อเอาชนะปัญหาของการหน่วงอันเกิดจากผลของการหักดิบในทรานซิสเตอร์เมื่ออยู่ในสภาวะเปิด ทั้ง 2 ประเกทนี้เป็นวงจรซึ่งไม่อนุญาตให้ทรานซิสเตอร์กล้ายเป็นอิมตัว ซึ่งได้แก่ ชั้อตกี TTL และ ECL (emitter-coupled logic)

วงจรชั้อตกี TTL คล้ายกับวงจร TTL มาตรฐานในรูป 10.6 (c) ยกเว้นที่การเพิ่มส่วนประกอบอีกอย่าง คือ ชั้อตกีได้ออดเข้ากับทรานซิสเตอร์ซึ่งไม่ เช่นนั้นแล้วจะเกิดอิมตัว ได้ออดถูกต่อเข้าระหว่างคอลเล็กเตอร์กับเบสดังรูป 10.7 เมื่อคอลเล็กเตอร์ของทรานซิสเตอร์มีแรงดันสูงได้ออดจะถูกไบแอสกลับและไม่มีผลที่สำคัญ เมื่อคอลเล็กเตอร์มีแรงดันต่ำดังนั้นทรานซิสเตอร์เปิด (on) ได้ออดมีผลที่สำคัญ ทั้งนี้เนื่องจากสมบัติสำคัญ 2 ประการของได้ออดชนิดนี้คือ ประการแรกชั้อตกีได้ออดมีรอยต่อแบบโลหะกับซิลิคอน ไม่ใชซิลิคอน กับซิลิคอนอย่างในได้ออดธรรมด้า ดังนั้นจึงไม่มีประจุส่วนน้อย (minority carrier) และประจุสะสม (stored charge : ประจุสะสมคือประจุส่วนน้อยในได้ออดแบบรอยต่อธรรมด้า) การหายไปของประจุสะสมหมายความว่าได้ออดสามารถสวิตช์ได้เร็วกว่าได้ออดซึ่งมีประจุสะสม สมบัติประการที่สองซึ่งเป็นที่ต้องการของชั้อตกีได้ออดคือ ศักย์ต่ำคร่อมได้ออดชนิดนี้แบบไบแอส ตรงน้อยกว่าของซิลิคอนได้ออด เมื่อทรานซิสเตอร์ในรูป 10.7 เปิด (on) เบสของมันจะอยู่ที่ + 0.6 V เนื่องจากศักย์ต่ำคร่อมชั้อตกีได้ออดเมื่อถูกไบแอสตรงมีค่าประมาณ 0.4 V เท่านั้น


ค่ากัยของคอลเล็กเตอร์จึงมีค่าไม่ต่างกว่า และถูกแคลมป์ที่ $+0.2\text{ V}$ ดังนั้นทรานซิสเตรอร์จึงไม่ อึมตัว และสามารถกลับไปเป็นสภาวะปิด (off) ได้เร็วขึ้นกว่าเมื่อมันอึมตัว




รูป 10.7 การแคลมป์ด้วยชั้อตก้าไดโอดเพื่อป้องกันทรานซิสเตรอร์อึมตัว

10.2.7 ECL (Emitter-Coupled Logic)

ECL บางครั้งหมายถึง CML (current-mode logic) มีวงจรดังรูป 10.8 ซึ่งจะเห็นว่า เป็นวงจรขยายในแบบดิฟเฟอเรนเชียล (differential amplifier) วงจรชนิดนี้เหมาะสมในการ สร้างเป็นไอซีแบบโมโนลิชิก ระดับตຽกเป็นพังก์ชันของอัตราส่วนตัวต้านทาน และวงจรใน ทางปฏิบัติ (รูป 10.8 (b)) มีอัตราส่วนของชีวนล่ววนแอคทีฟต่อพาลสีฟสูง



(a)



(b)

รูป 10.8 (a) วงจรขยายในแบบดิฟเฟอเรนเชียลซึ่งใช้ ECL (CML) และระดับแรงดัน (b) ECL (CML) นา-ออเกตในทางปฏิบัติ และตารางความจริง

จากรูป 10.8 (a) สมมุติที่อินพุตเป็น 0V อีมิตเตอร์หั้งสองจะมีค่าเป็น -0.7 V และกระแสอีมิตเตอร์จะเป็น $4.3\text{ V}/4.3\text{k}\Omega = 1\text{ mA}$ โดยความสมมาตร กระแสจะถูกแบ่งเท่าๆ กันสู่ Q_1 และ Q_2 ดังนั้นมีกระแส 0.5 mA ไหลในโหลดแต่ละตัวซึ่งมีค่า $2\text{k}\Omega$ จึงมีผลให้เกิดศักย์ต่ำ 1V ดังนั้นแต่ละคอลเลกเตอร์อยู่ที่ $5 - 1 = +4\text{V}$ สถานการณ์เช่นนี้เป็นสถานการณ์สำหรับคุณภาพเพื่อเรนเซียลที่ใช้ในวงจรขยายเชิงเส้น (linear amplifier) สำหรับงานทางดิจิตอล วงจรทำงานด้วยอินพุตไม่สูงก็ต่า สมมุติระดับตรรกสูงเป็น $+1.7\text{V}$ เบสของ Q_1 จะอยู่ที่ $+1.7\text{V}$, โดยกิริยาของตัวตามอีมิตเตอร์ของมันจะเป็นลบมากกว่า -0.7V หรือ $+1\text{V}$ อีมิตเตอร์ของ Q_2 จะอยู่ที่ $+1\text{V}$ เช่นกัน และ Q_2 จะปิด (turn off) เพราะเบสของมันเป็น 10V (จุดดิน) คอลเลกเตอร์ของ Q_2 จะมีค่า $+5\text{V}$ เนื่องจากไม่มีกระแสที่จะทำให้เกิดศักย์คร่อมโหลดของคอลเลกเตอร์นี้ กระแสหั้งหลายจากตัวต้านทานอีมิตเตอร์รวมจะไหลในโหลดของคอลเลกเตอร์ของ Q_1 กระแสที่มีค่า $6\text{V}/4.3\text{k}\Omega = 1.4\text{ mA}$ ทำให้เกิดศักย์ต่ำคร่อม $2\text{k}\Omega$ เป็น $(2\text{k}\Omega) \times (1.4\text{mA}) = 2.8\text{V}$ ดังนั้นศักย์ของคอลเลกเตอร์ของ Q_1 จึงเป็น $5 - 2.8 = +2.2\text{V}$

สมมุติว่าขณะนี้อินพุตลงไปสู่ระดับตรรกต่ำคือ -1.0V เนื่องจากอีมิตเตอร์รวมจะตามเบสบางทั้งหลายเสมอ (สำหรับทรานซิสเตอร์ชนิด n-p-n) อีมิตเตอร์มีศักย์สมมุติเป็น -0.7V ซึ่งคือ 0.7V ต่ำกว่าเบสของ Q_2 ซึ่งมีค่าอยู่ที่ 0V ดังนั้น Q_1 จึงปิด (off) และมีศักย์คอลเลกเตอร์เป็น $+5.0\text{V}$ ขณะนี้ Q_2 รับกระแสป้อนหั้งหมดโดยตัวต้านทานอีมิตเตอร์ กระแสที่มีค่า $4.3\text{V}/4.3\text{k}\Omega = 1\text{ mA}$ ทำให้เกิดศักย์ต่ำคร่อมตัวต้านทานคอลเลกเตอร์ของ Q_2 เป็น 2V ดังนั้นคอลเลกเตอร์ของ Q_2 จึงเป็น $+3.0\text{V}$

ตัวเลขเหล่านี้สรุปอยู่ในตารางดังรูป 10.8 (a) รูปวงจร 10.8 (a) นี้อธิบายคำ ECL และ CML จะเห็นว่าวงจรนี้ประกอบด้วยทรานซิสเตอร์ซึ่งต่อเชื่อมอีมิตเตอร์กันอยู่ จึงมีชื่อว่า ECL (emitter-coupled logic) การทำงานของวงจรเป็นลักษณะที่กระแสในตัวต้านทานอีมิตเตอร์ถูกลิขิตจากทรานซิสเตอร์หนึ่งสู่ทรานซิสเตอร์อีกตัวหนึ่ง ขึ้นอยู่กับอินพุทสูงหรือต่ำ กิริยาการลิขิตของกระแสเช่นนี้จึงทำให้ได้ชื่ออันหนึ่งคือ CML (current-mode logic) ตารางของศักย์ที่คอลเลกเตอร์ในรูป 10.8 (a) แสดงข้อดีเบื้องต้นของ ECL ซึ่งไม่มีทรานซิสเตอร์ตัวใดอีมิตตัว นี้เป็นเหตุผลที่ ECL เป็นวงจรตรรกประเภทความเร็วสูงสุด ด้วยเวลาการหน่วงอันเนื่องจากการแพร่ (propagation delay time : PDT) อยู่ในอันดับของ $2\text{ นาโนวินาที (a couple of nanoseconds)}$ วงจร TTL มาตรฐานมี PDT ประมาณ 4 เท่าของ ECL สังเกตว่าการแก่งของอินพุตเป็น 2.7 V และการแก่งของคอลเลกเตอร์คือ 2.8 และ 2.0 V ตามลำดับ หมายความว่าวงจรนี้สามารถออกแบบให้อาร์พุตอันหนึ่งมีค่ามากพอเพียงที่จะขับวงจรอื่นซึ่งคล้าย


คลึงกันหลังจากที่มีการเลื่อนระดับแรงดันที่เหมาะสมแล้ว ECL มีลักษณะเป็นหนึ่งเดียวในแบบที่มีเอาท์พุท 2 อัน โดยมีอันหนึ่งเป็นคอมพลีเมนต์ของอีกอันหนึ่งเสมอ จึงทำให้เกิดความยืดหยุ่นต่อนักออกแบบ

ECL อาจออกแบบให้มีฟังก์ชันตراكโดยเพิ่มทรานซิสเตอร์เข้าไปช้านกับอินพุทธرانซิสเตอร์ดังรูป 10.8 (b) Q_1, Q_2, Q_3 เป็นอินพุทธرانซิสเตอร์เชิงตراك และ Q_4 เป็นทรานซิสเตอร์อ้างอิงร่วม สังเกตว่าเมษของ Q_4 ต่ออยู่กับไฟป้อน $+V_{BB}$ และตัวต้านทานอีมิตเตอร์ร่วมตอกับจุดดิน ซึ่งขัดแย้งกับวงจรในรูป 10.8 (a) ทั้งนี้เพื่อป้องกันการใช้ไฟป้อน 2 แหล่ง V_{BB} ได้รับมาจาก V_{CC} และเป็นการชดเชยอุณหภูมิโดยการใช้ไดโอด D_1, D_2 ต่อเข้าเป็นทรานซิสเตอร์ ใช้ตัวตามอีมิตเตอร์ที่เอาท์พุทเพื่อลดความขัดเอาท์พุท และเพื่อจัดระดับขั้นของ การเลื่อน เนื่องจากมี 2 เอาท์พุท คือ D และ E ซึ่งเป็นคอมพลีเมนต์ของกันและกัน หน้าที่ของวงจรจึงเป็นได้ทั้งอนาคต หรืออนาคต (ใช้ตระกบวง) ขั้นอยู่กับการเลือกจุดเอาท์พุท ตัวอย่างเช่น ตระกสูงที่ A, B หรือ C ทำให้ Q_1, Q_2 หรือ Q_3 ทำงานจึงได้ D ต่อ เป็นเงื่อนไข ของอนาคต ในทำนองเดียวกัน ตระกสูงที่ A, B หรือ C ทำให้ Q_4 ไม่ทำงาน ทำให้ E สูงเป็น เผื่อนไปของอนาคต ตารางความจริงในรูป 10.8 (b) แสดงสภาวะประสมต่าง ๆ ของอินพุท และเอาท์พุทที่เป็นไปได้


10.2.8 I²L (Integrated—Injection Logic)

ตระก 2 ขั้ว (bipolar logic) ที่นำสนับเข้ากันนิดหนึ่งคือ I²L เป็นตระกที่ก่อร่างมาจากการกำจัดตัวต้านทานซึ่งใช้ใบแอสและโหลด ยกเว้นตัวต้านทาน 1 ตัวที่ใช้ใบแอสชิพทั้งแผ่น ตัวต้านทานกินกำลังและเนื้อที่ของชิพ ดังนั้นการกำจัดทั้งจึงให้ผลเป็นวงจรซึ่งมีความหนาแน่นเพิ่มขึ้นและทำงานด้วยกำลังไฟฟ้าลดลง ในขณะที่อัตราเร็วเป็นสิ่งสำคัญเช่นเดียวกับในคอมพิวเตอร์ขนาดใหญ่ ชิพของ I²L เกทซึ่งมีจำนวน 1000 หรือมากกว่าสามารถทำงานด้วย กำลังไฟฟ้าน้อยกว่า ชิพของ TTL 100 เกท และด้วยอัตราเร็วเกือบทุกน โดยที่ความหนาแน่น ในวงจรไอซีเป็นสิ่งสำคัญยิ่ง ชิพของ I²L จึงเหมาะสมในการนำไปใช้กับนาฬิกาข้อมือแบบ ดิจิตอลด้วยเหตุผลที่ I²L สิ่นเปลืองกำลังไฟฟ้าเพียงไมโครวัตต์ (microwatt) แต่ยังสามารถจัดกระแสไฟฟ้าค่าสูงซึ่งจำเป็นต่อการขับไดโอดเปล่งแสง (light-emitting diode) ซึ่งประกอบอยู่ในส่วนแสดงผลของนาฬิกาข้อมือแบบดิจิตอลได้ นี่เป็นเพียงตัวอย่างหนึ่ง


วงจร I²L เป็นผลมาจากการจัดวงจร DCTL ใหม่โดยใช้วงจรเทียบเท่าทรานซิสเตอร์ ประกอบ ดังรูป 10.9




(a)




(d)




(b)



(e)



(c)



(f)

รูป 10.9 (a) ส่วนของระบบตรรกแบบแనนเกท

(b) สัร้งโดย DCTL

(c) แยกชิ้นส่วนของ DCTL

(d) วงจรเทียบเท่าในแบบ I²L ของ (c)(e) การสร้าง I²L(f) แナンเกทใช้ I²L

รูป 10.9 (a) แสดงส่วนของระบบตรรกที่ใช้แナンเกท และรูป (b) เป็นรายละเอียด วงจรที่ใช้ DCTL รูป (c) เป็นส่วนหนึ่งของวงจรในรูป (b) โดยนำชิ้นส่วน 1 อันจากแナンเกท แต่ละตัว (ในทั้ง 3 ตัว) ซึ่งคือ R_1 , Q_1 และ Q_2 มาต่อรวมกันเป็นวงจรหนึ่ง สังเกตว่าทران-

ชิสเตอร์มีอิมิตเตอร์ร่วม และเบสร่วม ดังนั้น Q_1 และ Q_2 สามารถแทนด้วยทรานซิสเตอร์ ตัวเดียว (ซึ่งคือ Q_3 ในรูป (d)) ซึ่งมี 1 อิมิตเตอร์ และ 1 เบส Q_3 มีคอลเลิกเตอร์คู่ ดังนั้น คอลเลิกเตอร์ทั้งสองจึงแทนคอลเลิกเตอร์ของ Q_1 และ Q_2 ในรูป (c) ตัวต้านทาน R_1 มี 2 หน้าที่ คือ ประการหนึ่งเป็นแหล่งของกระแสสำหรับเบสของ Q_1 และ Q_2 และอีกประการ หนึ่งเป็นตัวต้านทานโหลดสำหรับภาคก่อนหน้านั้น ในรูป (d) ทรานซิสเตอร์แบบ pnp Q_4 ทำหน้าที่เมื่อกัน กัน วิธีหนึ่งในการทำหน้าที่เป็นแหล่งกระแสของ R_1 คือต่อกับไฟป้อน +5 V แล้วจ่ายให้ทางอิมิตเตอร์ของ Q_4 ตัวต้านทานนี้จะร่วมกับเกหะมากมาย และกระแสที่มันจัด (inject) เข้าสู่ Q_4 จะจัดกระแสทำงานของระบบ กล่าวคือ กระแสสูงสำหรับอัตราเร็วสูง และกระแสต่ำสำหรับกำลังต่ำ การจัดของกระแสในลักษณะเช่นนี้เป็นที่มาของชื่อตระกานี้ (integrated-injection logic)

รูป 10.9 (d) แสดงรูปแบบลักษณะของ I^2L ไม่มีตัวต้านทานในวงจร วงจรต้องการทรานซิสเตอร์ชนิด npn และ pnp บนชิพเดียวกัน การพอกของกระแสไม่เกิดเป็นปัญหาเมื่อมองอย่างใน DCTL เพราะเบสต่าง ๆ และอิมิตเตอร์ต่าง ๆ ถูกรวมเข้าเป็นรอยต่อเบส-อิมิตเตอร์ เดียว ดังนั้นในรูป 10.9 (c) Q_1 และ Q_2 อาจดึงกระแสเบสที่ต่างกันจาก R_1 และทรานซิสเตอร์ตัวหนึ่งอาจดึงกระแสมากกว่าค่าเฉลี่ย (เนื่องจากความแตกต่างใน Q_1 และ Q_2) จนทำให้ทรานซิสเตอร์อีกตัวหนึ่งไม่มีกระแสเบสเพียงพอที่จะทำงานอย่างถูกต้องได้ ในรูป 10.9 (d) Q_3 มีรอยต่อเบส-อิมิตเตอร์เพียงรอยต่อเดียวจึงไม่เกิดปัญหาขึ้น อีกแบบหนึ่งของ I^2L ซึ่งง่ายมากในการสร้างคือ เพราะ Q_4 อาจเป็น pnp ทรานซิสเตอร์ ตอนข้าง (lateral) โดยมี p ต่อด้วย n ต่อด้วย p ไปในแนวราบ และ Q_4 อาจเป็น npn ในแนวตั้งโดยมี n ต่อด้วย p ต่อด้วย n ในแนวตั้ง แบบนี้แสดงอยู่ในรูป 10.9 (e) สังเกตว่าเบสของ pnp ทรานซิสเตอร์มีอาณาเขตของ n อันเดียวกับอิมิตเตอร์ npn ทรานซิสเตอร์ซึ่งเป็นไปตามที่ต้องการในรูป 10.9 (c) เนื่องจากเบสและอิมิตเตอร์ต่อร่วมกันอยู่ คอลเลิกเตอร์ของ pnp ทรานซิสเตอร์เป็นอาณาเขต p ของเบสของ npn ทรานซิสเตอร์ด้วย ซึ่งก็เป็นไปตามที่ต้องการเช่นเดียวกัน ปรากฏการณ์ของอาณาเขตร่วม และการสูญเสียของการเชื่อมต่อภายในเป็นเหตุผลบางประการที่ทำให้ I^2L ง่ายต่อการผลิตและมีชื่ออีกอย่างว่าตระกทรานซิสเตอร์ควบ (merged-transistor logic)

รูป 10.9 (d) ยังแสดงอีกด้วยว่า I^2L เป็นเทคโนโลยีวงจรใหม่เมื่อเทียบกับแบบเดิม ที่ได้กล่าวมาแล้ว เนื่องจาก I^2L มีอินพุตเดียว (ไม่รวมการจัดกระแสเบสและเอาร์พุท 2 อัน แม้ว่าเกท I^2L อีก 1 อาจมีเอาร์พุทมากกว่าสองผ่านคอลเลิกเตอร์มากกว่าสองของ Q_3 เป็นเรื่องปกติที่จะทำงานด้วยเกทที่มีหลายอินพุท และ 1 เอาร์พุท (ECL มี 2 เอาร์พุท แต่

ເອກົພຸທນີ້ເປັນເພື່ອຄວາມພື້ນຖານຂອງເອກົພຸທນີ້) ອຍ່າງໄຮັກຕາມແນນ ນອ ທຣີອຟລິບ-
ຟລອບສາມາດສ້າງໂດຍການເຊື່ອມຕ່ອງກາຍໃນທີ່ເໝາະສົມຂອງເກົກແບບ I^2L ທີ່ເປັນພື້ນຖານ ໃນ
ການປະຢຸກຕໍ່ MSI/LSI ການເຊື່ອມຕ່ອງກາຍໃນນີ້ກະທຳບັນຫຼືພ ເພື່ອເປັນຕົວຍ່າງຽຸປ 10.9 (f) ແສດ
 I^2L ແນເກົກ O_5 ແລະ O_6 ຈະເປີດຫົວປິດໂດຍ A ແລະ B Q_7 ເປັນໂຫດຂອງຄວລເລັກເຕົວຮ່ວມ
ຈຶ່ງໃຫ້ເອກົພຸທຂອງແນນເກົກເປັນ \overline{AB} ດັ່ງຽຸປ


10.2.9 ຕຽກ P ແລະ NMOS (P and NMOS Logic)

ໄອຊີຕຽກທີ່ກ່າວມາແລ້ວທັງໝົດໃໝ່ທຣານຊີສເຕົວໜີດ 2 ຂ້າ (bipolar transistor : ທຣານ-
ຊີສເຕົວໜີດທີ່ມີພາຫະປະຈຸເປັນອີເລີກຕຣອນແລະໂຢລ (hole)) ເປັນຫຸ້ນສ່ວນຂໍ້າຍ ອຍ່າງໄຮັກຕາມ
MOSFET (Metal Oxide Semiconductor Field Effect Transistor) ເປັນຫຸ້ນສ່ວນທີ່ເໝາະແກ່ການສ້າງ
ໄອຊີຕຽກຍ່າງຍິ່ງ ມັນທ່ານ໌ທີ່ທັງຂໍ້າຍແລະຕົວຕ້ານທານໂຫດ ດັ່ງນັ້ນຈຶ່ງກຳຈັດຄວາມຈຳເປັນ
ຂອງຕົວຕ້ານທານໂຫດໜີດທຣມດາທີ່ໄປໄດ້ ດັ່ງໃນການນີ້ຂອງ I^2L ເມື່ອເປົ້າມາໃຫຍນກັບຕົວຕ້ານທານ
ທຣມດາແລ້ວ MOSFET ເປົ້າມາໃຫຍນກັບຕົວຕ້ານທານໂຫດ ດັ່ງນັ້ນສາມາຄນຽວງຈະໄດ້ມາກັນແຜ່ນຫຼືພ
ເດືອກັນໄດ້ ວຈຈາກ MOSFET ໄທັດລືດສູງຈຶ່ງທ່າງຈະຮັບຮ້ອນໄດ້ ການເຊື່ອມຕ່ອງຮ່ວງຫຸ້ນສ່ວນ
ກົງຍ່າຍດ້ວຍເພຣະຕຣີງໄປຕຽມມາ

ວຈຈາກ MOS ທຣານຊີສເຕົວໜີດ 2 ປະເທດ ປະເທດແກ່ໃໝ່ທຣານຊີສເຕົວໜີດທີ່ມີຂ້າເພື່ອງໜີດ
ເດືອກ ເກົກຫົວໜີດສ່ວນຕຽກອື່ນໆ ຈາກປະກອນດ້ວຍທຣານຊີສເຕົວແບບ MOS ໜີດ n ທັງໝົດ
ຫົວໜີດ p ທັງໝົດ ແຕ່ໄມ່ໃຫ້ທັງ 2 ຊົນດັບນີ້ເດືອກັນ ປະເທດທີ່ສອງໃຫ້ທຣານຊີສເຕົວແບບ
MOS ໜີດ n ແລະ p ບນຫຼືພເດືອກັນ ເຮົາກວ່າ ຄວມພື້ນຖານທາງ MOS (Complementary
MOS : CMOS) ແມ່ວ່າ CMOS ຊ້າເມື່ອເປົ້າມາໃຫຍນກັບຕຽກໃນຕະກູລອື່ນ ແຕ່ມັນມີຂ້ອດີແລະ
ເປັນຕະກູລຕຽກທີ່ມີມາກກວ່າ ເຮົາກລ່າວຄືງຕຽກໜີດນອນຄວມພື້ນຖານທາງກ່ອນ (ໝາຍຄືງ
MOS ທຣານຊີສເຕົວໜີດ n ຫົວໜີດ p ອຍ່າງໄດ້ອຍ່າງທີ່ນີ້ບັນຫຼືພ ມີໃຫ້ທັງ 2 ອຍ່າງ)

ຽຸປ 10.10 ແສດຽຸປແບບຂອງແນນເກົກສ້າງໂດຍ MOS ທຣານຊີສເຕົວໜີດ p ໄທັດສັງເກົກວ່າ
ມີມີຕົວຕ້ານທານໃນວຈຈາກ ວຈຈາກປະກອນດ້ວຍ MOS ທຣານຊີສເຕົວ 3 ຕົວເປັນຫຸ້ນສ່ວນຕຽກ ໂດຍ
ມີຕົວທີ່ສີເປັນຕົວຕ້ານທານໂຫດ ການພອກຂອງກະຮແສມີໃນວຈຈາກເຊັ່ນນີ້ ເພົ່າມາຄວາມເປັນ
ຈົງ MOS ອິນພຸທໄມ້ໄດ້ຕົງກະຮແສເກົກໃນສກວະເລີຍ (quiescent) ດັ່ງນັ້ນຈຶ່ງໄມ້ຕົວມີຕົວຕ້ານທານ
ອິນພຸທ ອຸປກຮັນແບບສົ່ງເສຣີມ (enhancement-mode) ເປັນທີ່ນີ້ມາກວ່າແບນການພຣ່ວງ (depletion)
ເພົ່າມາຈົດສົ່ງເສຣີມສາມາດເປີດຫົວປິດ (on or off) ດ້ວຍແຮງດັນປ້ອນຫົວໜີດມີອິນພຸທ ດັ່ງນັ້ນ
ໄຟປ້ອນ 2 ຂ້າ (dual polarity) ຈຶ່ງໄມ້ຈຳເປັນຕົວມີ ນີ້ເປັນເຫດຜູ້ທີ່ JFET ຈຶ່ງຄົວໜີດການພຣ່ວງຈົງ
ໄມ້ໄດ້ນຳມາໃຫ້ໃນວຈຈາກຕຽກ ຖ້າ $-V_{DD}$ ໃນຽຸປ 10.10 ເປັນ $-12V$ ແຮດນັ້ນຈະໄປກຳໄຫ້ທຣານຊີສເຕົວ

ทำงาน (turn on) และ 0V จะไปทำให้มันไม่ทำงาน (turn off) เพราะเป็นตระกบวง ดังนั้น 0V คือตระก 1 และ -12V คือตระก 0 (เนื่องจากกำหนดให้ 1 เป็นแรงดันบวก) ถ้า A, B หรือ C ในรูป 10.10 อยู่ที่ -12V (ตระก 0) อินพุทธرانชิสเตอร์ 1 ตัว หรือมากกว่าจะเปิด (on) ดังนั้น จึงมีความต้านทานต่ำจากการออก (drain) ถึงต้นเค้า (source) ทำให้อาร์พุทเข้าใกล้ 0V (ตระก 1) เมื่อ A, B และ C เป็น 0V ห้องหมดเท่านั้นจึงจะให้อาร์พุทเป็นแรงดันสูง ตารางความจริงใน รูป 10.10 แสดงว่าແນນเกทวงจรนี้เป็นชนิดตระกบวง (หรือเป็นโนเกทตระกลบ เพราะเกท 2 แบบนี้เป็นเอกลักษณ์กัน)




For positive logic: 1 = 0 V (Turns p-channel enhancement MOS off)
0 = -12 V (Turns p-channel enhancement MOS on)

รูป 10.10 PMOS ແນນເກທ ແລະ ຕາຮາງຄວາມຈິງ

10.2.10 ຕරຣກ CMOS (CMOS Logic)

ແມ່ວ່າການໃຊ້ MOS ມາແහນທີ່ຕັ້ງຕ້ານທານ ແລ້ວຈະເພີ່ມຄວາມທານແນ່ນຂອງວົງຈຽກຕາມ ໂໂລດທرانີສເຕອຣີຍັງຄົງກິນກຳລັງໄຟຟ້າໃນປະມານເຫຼົ່າງກັນ ປະຫຍັດເນື້ອທີ່ແຕ່ໄມ່ປະຫຍັດ ກຳລັງໄຟຟ້າ ເມື່ອໃຊ້ MOS ທຣານີສເຕອຣີທັງໝົດ p ແລະ n ບັນເທີບເດືອກກັນ ມັນຈະຖູກຈັດໃນ ລັກຂະແນະທີ່ໃຫ້ຜລເປັນຄວາມປະຫຍັດກຳລັງໄຟຟ້າທີ່ໃຊ້ ຜຶ່ງເປັນຂົດ້ຂອງວົງຈຽກແບບ CMOS ກາຣລດລົງຂອງກຳລັງໄຟຟ້ານີ້ເກີດຂຶ້ນໄດ້ຢ່າງໄຟ ສາມາດອອົບປາຍໄດ້ໂດຍອາຄີຢູ່ 10.11



รูป 10.11 ดิจิตอลสวิตช์


วัตถุประสงค์อย่างหนึ่งของเกท พลิบฟลوب หรือชีนส่วนอื่น ๆ ในระบบดิจิตอล คือ การผลิตการเปลี่ยนแปลงแรงดันเอาท์พุทซึ่งมีขนาดอยู่ภายใต้ขอบเขตที่เราทราบ อันเป็นการตอบสนองต่อการเปลี่ยนแปลงระดับแรงดันอินพุทที่เป็นมาตรฐาน ในรูป 10.11 เอาท์พุท ทั้งห้าวงจร จะเปลี่ยนแปลงจาก 0 ถึง +5V หรือจาก +5V ถึง 0 ขึ้นอยู่กับอินพุท รูป (a) การสวิตช์เป็นแบบเชิงกลโดยการเปิดหรือปิด S_1 เมื่อ S_1 เปิด เอาท์พุทเป็น +5V หรือ S_1 ปิด เอาท์พุทเป็น 0V ในรูป (b) สวิตช์ S_1 ถูกแทนด้วยทรานซิสเตอร์แบบ 2 ขั้ว Q_1 แต่ให้ผลเช่นเดียวกับรูป (a) ในรูป (c) ทรานซิสเตอร์แบบ 2 ขั้วถูกแทนด้วย ทรานซิสเตอร์แบบส่งเสริมชนิด n (n-channel enhancement-mode transistor) Q_2 และแทนตัวต้านทานโหลด R_2 ด้วย ทรานซิสเตอร์แบบเดียวกัน Q_3 ซึ่งใช้เป็นตัวต้านทาน อินพุทที่เหมาะสมจะให้อเอาท์พุทมีค่า 0 หรือ +5V เช่นเดียวกัน ลักษณะว่างจรในรูป (a), (b) และ (c) มีรูปแบบร่วมกัน เมื่อ S_1 ปิด (closed) มีการใช้จ่ายกำลังไฟฟ้าใน R_1 , เมื่อ Q_1 เปิด (on) มีการใช้จ่ายกำลังใน R_2 , เมื่อ Q_2 เปิด (on) มีการใช้จ่ายกำลังใน Q_3 , เมื่อ S_1 เปิด (open), Q_1 และ Q_2 ไม่ทำงาน (off) ทั้ง 3 วงจรไม่มีการสิ้นเปลืองกำลังไฟฟ้า

วงจรในรูป 10.11 (d) เมื่อสวิตช์ S_2 เปิด (open) S_3 ปิด (closed) เอาท์พุทจะมีค่า +5V และเมื่อ S_2 ปิด, S_3 เปิด เอาท์พุทจะมีค่า 0V ความสำคัญของวงจรนี้คือไม่มีการใช้จ่ายกำลังไฟฟ้าไม่ว่าเอาท์พุทจะสูงหรือต่ำ ซึ่งเหมือนกับวงจรในรูป 10.11 (e) ที่ใช้ CMOS จัดว่าง จะเห็นว่าเมื่ออินพุทอยู่ที่ 0V Q_4 ไม่ทำงาน (off) และ Q_5 ทำงาน (on) ดังนั้นเอาท์พุทมีค่า +5V เนื่องจาก Q_4 ไม่ทำงานจึงไม่มีกระแส流去หลอกจากขั้วบวกของไฟป้อนไปยังจุดร่วม จึงไม่มีการใช้กำลังไฟฟ้า เมื่ออินพุทอยู่ที่ +5V Q_4 ทำงาน Q_5 ไม่ทำงาน ดังนั้นเอาท์พุทมีค่า 0V เนื่องจาก Q_5 ไม่ทำงานนั่นจะจึงไม่ได้ใช้กำลังไฟฟ้า ยกเว้นกระแสเร็วไหล (leakage current) อย่างไรก็ตามเมื่อเกทสวิตช์จากการดับหนึ่งไปยังอีกรอบดับหนึ่งจะมีการใช้กำลังไฟฟ้าไปบ้าง

เนื่องจากทรานซิสเตอร์ทั้งสองทำงานบางส่วน (partly on) ที่เวลาเดียวกัน ด้วยเหตุผลนี้ทำให้ชีว์ใช้ไปโดย CMOS จึงเป็นพังก์ชันของความถี่ : ความถี่ยังสูงยิ่งต้องการกำลังมาก เพราะผลของรอบการทำงาน (duty-cycle) จึงเป็นไปไม่ได้ที่จะตั้งกฎตายตัวลงไป แต่ที่ความถี่ในร้าว 1 MHz CMOS เริ่มสูญเสียข้อดีในการประหยัดกำลังเหนือกว่า TTL

สังเกตว่าวงจรในรูป 10.11 (e) เป็นวงจรอินเวเตอร์ เช่นเดียวกับวงจรรูป 10.11 (b) และ (c)

รูป 10.12 แสดงวงจร CMOS noket Q_1 และ Q_2 เป็น MOS ทรานซิสเตอร์ชนิด n ในขณะที่ Q_3 และ Q_4 เป็นชนิด p อินพุต A และ B สวิตช์ระหว่าง $+V_{DD}$ (ตราชก 1) และ จุดดิน (ตราชก 0)



รูป 10.12 (a) CMOS noket
(b) วงจรสวิตช์ซึ่งเทียบเท่า¹
(c) ตารางความจริง


เมื่อ Q_1 และ Q_2 ทำงาน (on) มันจะทำตัวเป็นสวิตช์ปิด ดังรูป 10.12 (b) กรณีเช่นนี้เกิดเมื่อ A และ B เป็นตราชก 1 ตราชก 1 ที่อินพุตยังมีผลให้ Q_3 และ Q_4 ไม่ทำงาน (off) ดังนั้นมันจะทำตัวเป็นสวิตช์ปิด นั่นคือ ถ้า $A = B = 1$ แล้ว $C = 0$ ตารางความจริง 10.12 (c) แสดงสภาวะประสมต่าง ๆ ของ noket จากตารางความจริงนี้จะเห็นว่ามืออย่างน้อยหนึ่งสวิตช์เปิดในเส้นทางจาก $+V$ ไปยังจุดดิน ดังนั้น noket จึงดึงเพียงกระแสเร็วไว้จากแรงดันป้อนสำหรับสถานะสถิติใด ๆ เท่านั้น

นอกจากข้อดีของวงจร CMOS ที่ใช้กำลังไฟฟ้าน้อยแล้ว CMOS ยังสามารถทำงานในช่วงแรงดันป้อนซึ่งกว้างจาก 3 ถึง 18 V ในขณะที่วงจรอย่างอื่นทำงานที่ 1.1 V อุปกรณ์ที่ทำงานด้วยแรงดัน 3 ถึง 18 V สามารถให้มันทำงานที่ 5V เหมือนตระกูลตระกูลอื่น ๆ ถ้ามีการต่อเชื่อมโยงร่วม (interface) กับวงจรอื่น นอกจากนี้อาจใช้ CMOS ให้ทำงานที่ +15V เมื่อมีการประยุกต์วงจรดิจิตอลใช้ผสมกับอุปกรณ์อะนาล็อก (analog) ดังเช่นอินพุตแอมป์ (operational amplifier) ซึ่งป้อนแรงดันจาก $\pm 15V$ เนื่องจาก CMOS สวิตช์เร็วขึ้นเมื่อป้อนกำลังจาก 15V กว่าเมื่อป้อน 5V จึงมักป้อนแรงดันค่าสูงแก่ CMOS เมื่อต้องการอัตราเร็วในการทำงาน


จากที่กล่าวมาแล้วจะเห็นว่าข้อดีของ CMOS ที่เด่น ๆ มี 2 ประการ คือการใช้กำลังน้อย และให้ความทนทานแน่นของวงจรโดยชีสูงสำหรับชิพหนึ่ง ๆ ที่กำหนด CMOS ไม่มีข้อเสีย คือ ทำงานค่อนข้างช้า อย่างไรก็ตามมีการพัฒนาเทคโนโลยีการสร้าง CMOS ให้มีอัตราเร็วเพิ่มขึ้น เช่น SOS/MOS (silicon-on-sapphire MOS) ซึ่งให้อัตราเร็วกว่า CMOS มาตรฐาน 2-4 เท่า

10.2.11 ตรรก 3 สถานะ (Three-State Logic)


เนื่องจากเอาท์พุตของ TTL เกท 2 ตัว ในแบบโทเก็ม-โพล ไม่สามารถนำมาเชื่อมต่อกันได้ จึงหาทางสร้างเกทชนิดใหม่ ซึ่งทำให้เชื่อมต่อเอาท์พุตของเกทต่าง ๆ แบบ TTL โทเก็ม-โพล เช้าด้วยกันได้ เรียกว่า เกท 3 สถานะ (three-state or tri-state gate)



(a) TTL gates.



(b) ECL gates.



(c) CMOS gates.


รูป 10.13 ตัวอย่างไอซีเกท

เกท 3 สถานะ ให้อาร์พุทธองเกทเป็น 3 สถานะคือ


- 1) สถานะระดับต่ำ (low-level state) เมื่อทรานซิสเตอร์ตัวล่างในโทเทม-โพล ทำงาน (on) และตัวบนไม่ทำงาน (off)
- 2) สถานะระดับสูง (high-level state) เมื่อทรานซิสเตอร์ตัวบนในโทเทม-โพล ทำงาน (on) และตัวล่างไม่ทำงาน (off)
- 3) สถานะที่สามเกิดเมื่อทรานซิสเตอร์ทั้งสองในโทเทม-โพลไม่ทำงาน (off) สถานะที่สามจัดให้เกิด当จะรีบดหรือสถานะที่มีความชัดสูง ซึ่งทำให้การเชื่อมต่อโดยตรงของอาร์พุทธลายอันกลายเป็นสายร่วม

รูป 10.14 (a) เป็นสัญลักษณ์ของเกทบัฟเฟอร์ 3 สถานะ (three-state buffer gate) เมื่อ อินพุทควบคุม C มีค่าสูงเกททำงาน (enable) และประพฤติตัวเป็นบัฟเฟอร์ปกติ โดยมีอาร์พุทธ เมื่ออินพุทควบคุมมีค่าต่ำ เอาร์พุทธจะเป็นวงจรเปิด ซึ่งทำให้ความชัดสูง (เป็น สถานะที่สาม) โดยไม่คำนึงถึงค่าที่อินพุท เกท 3 สถานะบางอย่างให้ความชัดสูงเมื่ออินพุท ควบคุมมีค่าสูง ดังตัวอย่างรูป 10.14 (b) จะเห็นว่ามีวงกลมเล็ก ๆ 2 วง อยู่ที่สัญลักษณ์ วง หนึ่งสำหรับแสดงอินเวตเตอร์เอาร์พุทธ และอีกวงหนึ่งเพื่อแสดงว่าเกททำงาน (enable) เมื่อ C มีค่าต่ำ


วงจรอินเวตเตอร์ 3 สถานะ แสดงดังรูป 10.14 (c) ทรานซิสเตอร์ Q₆, Q₇, Q₈ สอดคล้องกับ อินพุทควบคุม ทรานซิสเตอร์ Q₁ ถึง Q₅ สอดคล้องกับอินพุทธ้อมูล ก่อร่างเป็นวงจรโทเทม-โพล TTL วงจรทั้งสองเชื่อมต่อกันด้วยไดโอด D₁ ทรานซิสเตอร์ Q₉ ไม่ทำงาน (turn off) เมื่อ อินพุทควบคุม C มีสถานะเป็นระดับต่ำ ซึ่งป้องกันไม่ให้ไดโอด D₁ นำกระแส และอีมิตเตอร์ ของ Q₁ ซึ่งต่ออยู่กับ Q₈ ก็ไม่มีเส้นทางนำกระแสเดียวเช่นกัน ภายใต้เงื่อนไขนี้ Q₉ ไม่มีผล ต่อการทำงานของเกท เอาร์พุทธ Y จึงขึ้นกับข้อมูลที่อินพุท A เท่านั้น



(a) Three-state buffer gate



(b) Three-state inverter gate



(c) Circuit diagram for the three-state inverter of (b)

รูป 10.14 เทห TTL 3 สтанะ

เมื่ออินพุตควบคุมมีระดับสูง ทรานซิสเตอร์ Q_8 ทำงาน (turn on) มีกระแสไฟลจาก V_{CC} ผ่านไดโอด D_1 ทำให้ทรานซิสเตอร์ Q_8 อึมตัว แรงดันที่เบสของ Q_5 ขณะนี้มีค่าเท่ากับ แรงดันคร่อมทรานซิสเตอร์ Q_8 ซึ่งอึมตัวมากกับแรงดันตกคร่อมหนึ่งไคลโอด หรือ $0.9V$ แรงดันค่านี้ ทำให้ Q_5, Q_4 ไม่ทำงาน (turn off) เนื่องจากน้อยกว่า แรงดันคร่อมไดโอด (V_{BE}) 2 ตัว ที่เวลาเดียวกันอินพุตค่าต่ำที่เข้าสู่หนึ่งอีมิตเตอร์ของ Q_1 มีไปให้ทรานซิสเตอร์ Q_3 (และ Q_2) ไม่ทำงาน ดังนั้นทั้ง Q_3 และ Q_4 ในโทเก็ม-โเพลจิ่งไม่ทำงาน และเอาท์พุทของวงจรประพฤติ ตัวคล้ายวงจรเปิด โดยมีค่าความขัดเอาก์พุทสูงมาก

ลีงสำคัญอันหนึ่งของเกท 3 สถานะทั้งหลายคือ เวลาหน่วงของเอาร์พุทธ์เมื่อเกททำงาน (enable) จะยาวกว่า เมื่อเกทไม่ทำงาน (disable) ถ้าวงจรควบคุมทำให้เกทตัวหนึ่งสามารถทำงาน และเกทอีกตัวหนึ่งไม่สามารถทำงานที่เวลาเดียวกัน เกทที่ไม่ทำงานจะไปสู่สถานะความซัดสูงก่อนเกทอีกอันหนึ่งซึ่งทำงาน เช่นนี้เป็นการกำจัดสถานการณ์ที่เกทสองตัวแอกทิฟในเวลาเดียวกัน

10.3 ลักษณะสมบัติของไอซีดิจิตอลในตรรกะ Characteristics of IC digital Logic Family

ลักษณะสมบัติของไอซีแบบดิจิตอลปกติจะเปรียบเทียบโดยการวิเคราะห์วงจรเกทพื้นฐานในแต่ละตรรกะ พารามิเตอร์ (parameter) ที่สำคัญที่มักหาค่าและเปรียบเทียบกันคือ แฟน-เอาร์ การใช้จ่ายกำลังไฟฟ้า การหน่วงเนื่องจากการแผ่ และขอบของสัญญาณรากวน

10.3.1 แฟน-เอาร์ (Fan-out)

แฟนเอาร์เป็นพารามิเตอร์ที่ระบุจำนวนโหลดมาตรฐานชั้นเอาร์พุทธ์ของเกทสามารถขับโดยปราศจากความเสียหายต่อการดำเนินการตามปกติ โหลดมาตรฐานมีนิยามว่าคือจำนวนกระแสที่จำเป็นสำหรับอินพุทธ์ของเกทอีกตัวหนึ่งในตรรกะไอซีเดียวกัน บางครั้งใช้คำว่า โหลดดึง (loading) แทนคำว่า แฟน-เอาร์ คำนี้ได้มาจากการจริงที่ว่าเอาร์พุทธ์ของเกทตัวหนึ่งสามารถป้อนจำนวนกระแสค่าจ้ากัด ถ้าเกินกว่านั้นแล้วมันจะหยุดทำงานอย่างเหมือนสม แลกกล่าวว่า มันโอเวอร์โหลด (overload) เอาร์พุทธ์ของเกทที่มีมักรู้ต่อกับอินพุทธ์ของเกทอื่น ๆ ที่คล้ายคลึงกัน แต่ละอินพุทธ์ใช้กำลังจากเกทอินพุทธ์ ดังนั้นการเชื่อมต่อแต่ละอันเป็นการเพิ่มโหลดของเกท ก្នຍการโหลดมักมีเป็นบัญชีสำหรับตรรกะหนึ่ง ๆ ของวงจรดิจิตอลมาตรฐาน เป็นภัยซึ่งบ่งบอกจำนวนสูงสุดของโหลดที่มีได้สำหรับแต่ละเอาร์พุทธ์ของวงจร ถ้าเกินกว่าค่าโหลดสูงสุดนี้ แล้ววงจรจะทำงานผิดพลาด เพราะวงจรไม่สามารถป้อนกำลังที่โหลดต้องการได้ แฟนเอาร์คือ จำนวนสูงสุดของอินพุทธ์ที่สามารถให้เชื่อมต่อกับเอาร์พุทธ์ของเกทได้ และแสดงด้วยตัวเลข

เมื่อจะทำบูลีนพังก์ชันให้ง่ายขึ้นเราต้องพิจารณาแฟน-เอาร์ของเกท ต้องระวังไม่ให้พังก์ชันที่ได้ให้ผลเป็นโอเวอร์โหลดเกท วงจรขยายแบบอนอนิเวตติ้ง หรือบันเฟอร์ บางครั้งถูกใช้เพื่อจัดความสามารถในการขับของเกทให้เพิ่มขึ้นสำหรับโหลดมาก ๆ

10.3.2 การใช้จ่ายกำลังไฟฟ้า (Power Dissipation)

คือกำลังป้อนที่เกทต้องการใช้เพื่อการทำงาน พารามิเตอร์ตัวนี้แสดงด้วยมิลลิวัตต์ (milliwatt : mW) และแทนกำลังที่เกทใช้ไปจริง ๆ ตัวเลขที่แทนพารามิเตอร์นี้ไม่ได้รวมถึง

กำลังที่ส่งให้กับเกหอคตัวหนึ่ง แต่จะแทนกำลังจากแหล่งจ่ายไฟ (power supply) ที่ส่งให้กับเกห ไอซีที่มี 4 เกหจะต้องการใช้จ่ายกำลังจากแหล่งจ่ายไฟมากเป็น 4 เท่าของเกหแต่ละตัว กำลังที่ใช้ทั้งหมดในระบบหนึ่งคือผลรวมทั้งหมดของกำลังที่แต่ละไอซีใช้ไป

10.3.3 การหน่วงเนื่องจากการแผ่ (Propagation Delay)

คือเวลาหน่วงเฉลี่ยของทรานซิชันสำหรับการแผ่ของสัญญาณจากอินพุทไปยังเอาท์พุท เมื่อสัญญาณฐานสองมีการเปลี่ยนแปลงค่า สัญญาณผ่านเกหต้องใช้เวลาขนาดหนึ่นในการแผ่จากอินพุทสู่เอาท์พุท เรียกว่าช่วงเวลาเช่นนี้ว่าการหน่วงเนื่องจากการแผ่ของเกห พารามิเตอร์ ตัวนี้แสดงด้วยนาโนวินาที (nanosecond : ns) $1\text{ns} = 10^{-9}\text{s}$

การหน่วงเนื่องจากการแผ่ทั้งหมดของวงจร คือผลรวมของการหน่วงเนื่องจากการแผ่ผ่านแต่ละเกห ถ้าเกหต่อ กันอย่างอนุกรม สัญญาณต้องเดินทางจากอินพุทของวงจรดิจิตอลสู่เอาท์พุทโดยผ่านเกหที่ต่อ กันอย่างอนุกรมทั้งหมด เมื่ออัตราเร็วของการดำเนินการเป็นสิ่งสำคัญ แต่ละเกหต้องมีการหน่วงเนื่องจากการแผ่เป็นค่าน้อย ๆ และวงจรดิจิตอลต้องมีจำนวนเกห ที่ต่ออนุกรมกันน้อยที่สุดในระหว่างอินพุทถึงเอาท์พุท

10.3.4 ขอบของสัญญาณรบกวน (Noise Margin)

คือแรงดันค่าสูงสุดของสัญญาณรบกวนซึ่งบวกกับสัญญาณอินพุทของวงจรดิจิตอล แล้วไม่ทำให้เกิดการเปลี่ยนแปลงที่ไม่ต้องการต่อเอาท์พุทของวงจร (ไม่ทำให้เกหทำงานผิดปกติ) สัญญาณรบกวนมี 2 ชนิด สัญญาณรบกวนแบบ DC เกิดจากการพัดพาไปของระดับแรงดันของสัญญาณ สัญญาณรบกวนแบบ AC คือพัลลส์สุ่ม (random pulse) ซึ่งอาจเกิดจากสัญญาณของการสวิตช์อื่น ๆ ดังนั้นสัญญาณรบกวนจึงหมายถึงสัญญาณที่เราไม่ต้องการซึ่งซ้อนทับ (superimpose) บนสัญญาณที่ใช้ดำเนินการตามปกติ ความสามารถของวงจรที่จะทำงานได้อย่างน่าเชื่อถือในสภาพแวดล้อมของสัญญาณรบกวนเป็นเรื่องสำคัญในการประยุกต์ใช้งานต่าง ๆ ขอบของสัญญาณรบกวนแสดงด้วยโอลต์ (V) และแทนสัญญาณรบกวนมากที่สุดซึ่งเกหสามารถทนทานได้

ตาราง 10.1 ลักษณะสมบัติของไอซีในตราระบุลตรรอก (ตัวอย่าง)

ไอซีใน ตราระบุลตรรอก	แฟน-เอาท์	การใช้จ่าย กำลังไฟฟ้า (mW)	การหน่วงเนื่องจาก การแผ่ (ns)	ขอบข้องลัญญาณ รบกวน (V)
TTL มาตรฐาน	10	10	10	0.4
ชั้อตเก็ท TTL	10	22	3	0.4
ชั้อตเก็ท TTL ใช้ กำลังไฟฟ้าน้อย	20	2	10	0.4
ECL	25	25	2	0.2
CMOS	50	0.1	25	3




สรุป

ในบทนี้ได้กล่าวถึงส่วนประกอบของไอซีตระกูล และการทำงานของมัน วิวัฒนาการของไอซีตระกูลซึ่งแสดงถึงการพัฒนาไอซีที่ใช้ในวงจรดิจิตอล ข้อดีข้อเสียของตระกูลต่างๆ ซึ่งสรุปได้ดังตารางข้างล่างนี้

ตาราง 10.2 สรุปตระกูลตระกูลแบบต่างๆ

Type of logic	Abbr	Typical circuit	Remarks
Direct - coupled transistor logic	OCTL		Not used much owing to current hogging
Resistor - transistor logic	RTL		Base resistors avoid current hogging, but reduce gate speed owing to RC input filter effect
Resistor - capacitor transistor logic	RCTL		Same circuit as RTL except for addition of speed-up capacitors; not good for monolithic IC since too many passive (R and C) components
Diode - transistor logic	DTL		Has reasonably high active-to-passive component ratio which is good for monolithic IC
Transistor-transistor logic	TTL or T ² L		Multimitter transistor very suited to monolithic IC; very fast; totem-pole output has pullup and pulldown. Schottky TTL has fast clamping diodes to prevent transistor saturation. Result is faster circuits.
Current-mode or emitter-coupled logic	CML ECL		Differential circuit whose operation depends on parameter ratios, and which has high ratio of active-to-passive elements; therefore highly suited to monolithic IC. Very fast since transistors do not saturate. Two outputs available
PMOS transistor logic	MOSL		No resistors used so can be made very small; hence is adaptable to MSI and LSI. High noise margin owing to high threshold voltages

ตาราง 10.2 (ต่อ)

Type of logic	Addr.	Typical circuit	Remarks
Complementary metal oxide semiconductor	CMOS	 NOR	No resistors used so can be very small, hence is adaptable to MSI, LSI. High noise margin due to high threshold voltages. Power consumption is very low except during switching transitions. Can be used over a wide range of supply voltages of typically 1.1 to 18 V. Speed is moderate.
Three-state CMOS logic	Three-state CMOS	 INVERTER	Is used in active pullup families such as CMOS or TTL to permit wired-ORing
Integrated injection logic	I ² L	 NAND	No resistors used (except for current injection resistor) so can be very small, hence is adaptable to MSI, LSI. Power / speed trade-off is adjustable with external resistor. Easy to manufacture. Is relatively new circuit technique which uses old fabrication technology. Also called "merged" transistor logic.

พารามิเตอร์ที่สำคัญที่แสดงลักษณะสมบัติของไอซีแบบดิจิตอล ได้แก่ แฟน-เอาท์, การใช้จ่ายกำลังไฟฟ้า, การห่วงเนื่องจากการแผ่, และขอบของสัญญาณรบกวน เหล่านี้เป็นค่าเปรียบเทียบไอซีในครบทุกๆ รายการต่างๆ

แบบฝึกหัด

- 10.1 ตราระบุลต์รักรชีบพปใน LSI มีอะไรบ้าง จำนวน 3 ชื่อ
 - 10.2 จงอธิบายการดึงขึ้น (pullup) และ ดึงลง (pulldown) ในวงจร TTL ข้อดีของ 2 อาย่างนี้ คืออะไร
 - 10.3 จงอธิบายการจัดวงจรแบบโทเทม-โพล
 - 10.4 ทำไม่วงจร ECL จึงมีความเร็วสูง
 - 10.5 รูป 10.12 แสดง CMOS นาฬิกา จงออกแบบ CMOS แนวนาฬิกา
 - 10.6 จงอธิบายเหตุผลที่วงจร TTL เป็นที่นิยมกันมาก
 - 10.7 ไอซีในตราระบุลต์รักร้าวหนึ่งมีแนวนาฬิกาที่ชื่มแม่น-เอาร์ 5 และบัฟเฟอร์นาฬิกามีแม่น-เอาร์ 10 จงแสดงวิธีที่สัญญาณเอาร์พุทธองแนวนาฬิกาตัวเดียวสามารถใช้กับอินพุทธองนาฬิกาอื่น 50 อัน
 - 10.8 จงอธิบายเหตุผลในการสร้างนาฬิกา 3 สถานะ
 - 10.9 จงอธิบายลักษณะสมบัติของไอซีแบบ CMOS
 - 10.10 จากตาราง 10.1 จงเปรียบเทียบข้อดีข้อเสียของไอซี แบบชั้อตกี TTL และ CMOS
-